東京エレクトロンと仏CEA Letiは先端CMOSデバイスのゲート構造向けの新材料を開発する共同研究開発プログラムに合意し署名した。high-k膜やメタルゲート膜のプロセス開発、さらに、ITRSロードマップ45nm以降で要求される関連したプロセス工程も同様に研究開発の対象となる。

　この共同研究開発は、CEA Letiの最新300ｍｍ工場である「Nanotec300」で行われる。この工場は仏グルノーブルにあり、2004年4月22日より稼動している。Nanotec300では複数の開発プロジェクトが進行している。その中の１つに米Freescale Semiconductor社、蘭Philips社および伊仏合弁のST Microelectronics社の3社と4年間の開発プロジェクトも含まれている。

　このプロジェクトで、東京エレクトロンは、最新鋭のバッチ式熱処理成膜装置の「TELFORMULA」と枚葉式CVD装置の「Trias」を提供する。そして、先端CMOSデバイスのゲート構造に用いられるプロセスを提供する。バッチ式熱処理成膜装置は、high-k材料の成膜において経済的で信頼性が高い。枚葉式CVD装置はメタル成膜とメタル膜の表面処理を行うマルチチャンバ・システムである。また、基本的な材料開発に加え、この共同研究開発プログラムでは、成膜に関する前処理プロセスや後処理プロセスの問題解決にも取り組む。これにより、CMOSゲート・モジュールのプロセス開発を行うことになっている。
　
　絶縁膜の成膜およびメタル成膜プロセスにおける課題を明確にするため、電気特性やプロセス･インテグレーションの特性評価スケジュールが2005年まで決まっている。