東芝は、130nm/90nmの製造プロセスを採用したSoC（System on Chip）向けの設計プラットフォーム「UniversalArray」を開発し、「TC280」シリーズと「TC300」シリーズを発表した。サンプル出荷は、TC280が2005年第1四半期から、TC300は2005年第2四半期から開始される。

　UniversalArrayでは、ロジック部の詳細レイアウト設計が完了する前に下地工程を始められるため、回路設計完了から試作サンプル出荷までの期間を、同世代セルベースICの約半分に短縮した。また、既存のセルベースICでサポートするICがすべて対応している。回路設計変更時などにマスクの作成枚数を削減したことにより設計コストを低減できる。セルベースICとほぼ同等の性能とチップ・サイズを実現しセルライブラリには、コンパクトで自動論理合成に最適化したプリミティブ・セル400セル以上を用意されているため多様なニーズに対応できる。

　TC280は130nm（ゲート長110nm）の「CMOS3」プロセスで製造され、前世代のエンベデッド・アレイ（180nm）と比べゲート集積度を約2.5倍上げた。さらに、約20％の高速化および約50％の低消費電力化も可能にした。

　TC300は90nm（ゲート長65nm）の「CMOS4」プロセスで製造され、TC280ファミリーよりゲート集積度をさらに2倍上げている。また、約20％の高速化および約50％の低消費電力化を実現している。

　UniversalArrayは、1月27日〜28日にパシフィコ横浜で開催されるEDSフェア2005で、を展示される。