NECエレクトロニクスは、90nmプロセスのシステムLSI向けのDRAM混載技術を開発したと発表した。新しく開発した技術は、MIM（Metal Insulator Metal）キャパシタを形成する絶縁膜に新材料のZrO2を使用し、「MIM2」キャパシタを形成することで従来比1/3のセル面積で同じ量の情報蓄積を可能にさせたもの。

　180nmプロセスから容量絶縁膜（Ta2O5）の形成にCVD（Chemical Vapor Deposition）技術を採用してきたが、

	Advertisement

90nm以降では十分な電荷を蓄積する容量絶縁膜を形成することが困難になる。そのため、Ta2O5よりも誘電率が高く、漏れ電流の少ないZrO2に材料を変更し、メモリセル上に形成された高アスペクトコンタクトホールにALD（Atomic Layer Deposition）技術で絶縁膜を形成させた。これにより、Ta2O5の3倍以上、SiNの5倍以上の電荷を蓄積できるキャパシタを形成することが可能になった。また130nmと比較すると、セル面積は約60％までに縮小することが可能になった。

　同社は、今回開発した技術の量産化にも成功しており、DRAM混載システムLSIの受注活動を積極的に展開していくという。また2005年半ばを目処にDRAMマクロをシステムLSI「CB90」へ適応の検討も進めるという。