独Sigma-C社がDesign For Manufacturing（DFM）に参入する。同社技術により、設計図とウェーハ上の実際のパターンとの間にある溝を埋めることができるという。Sigma-C バイスプレジデントThomas Blaesi氏は、同社のリソグラフィ・シミュレーションソフト「Solid+」は、「今までは明確な解決策が存在しなかった65nmプロセス以降でマスク故障を防ぐことを目的に開発された」と述べる。10年に及ぶSigma-Cのリソグラフィシミュレーション技術の実績と独Fraunhofer研究所との共同開発によりSolid+が誕生した。「DFMの普及には当社のリソ技術のノウハウで貢献できる。65nm以降のリソグラフィシミュレーションを実現した半導体メーカーは未だ存在せず、そしてマスクの失敗はイコールチップ全体の失敗となる」（Blaesi氏）。

　リソグラフィシミュレーション/検証ソフトはバーチャル露光装置として機能し、設計図のチップ/セル設計時にウェーハ上のホットスポットを特定する。設計者は、微細化を進める場合にレジスト上にパターンを正確に形成できるかどうかどうかを知ることができる。Sigma-Cは、この上流からのアプローチが電子回路を実際のチップに載せる上でマスクコストおよびウェーハ上のプロセスコストを削減でき、歩留まりを向上し量産の立ち上げを迅速に行うことができると考えている。

　同社のミクロリソグラフィシミュレーションによる方法は、既存のチップ全体のイメージの検証や、スピードと検証領域がトレードオフとなる方法と異なり、独自の3次元技術は空間像をマクロレベルやレジスト像からセルレベルまでをシミュレートできる。さらに、セルサイズは最大100×100μmまで対応できると発表しており、これは既存の100倍の領域にあたるという。

　Sigma-CはこのDFM技術を6月13〜17日に米カリフォルニア州アナハイムで開催されるDesign Automation Conferenceで発表し、2005年9月にはSolid+を製品化する計画だ。（Suzanne Deffree -- Electronic News）