富士通研究所は、トランジスタのゲート電極全体にNiシリサイドを用いても、しきい値電圧を実用レベルで制御できる技術を「世界で初めて」（同社）開発した。同社では「これにより、45nm世代のトランジスタでゲート絶縁膜の薄膜化に頼らず、性能を約15％向上させることが可能」としている。同技術の詳細は、京都で開催中（6月14日〜16日）のシンポジウム2005 Symposium on VLSI Technologyで発表する。

　CMOSデバイスの微細化および高性能化にはゲート絶縁膜の薄膜化が必要であるが、シリコン酸窒化膜の厚さは1nmに迫っており、物理的な限界が近い。そこで、ゲート絶縁膜の薄膜化だけに頼らずトランジスタの性能を改善するため、ゲート電極の材料を変える技術などが提案されている。そうした取り組みの1つとして、ゲート電極全体をシリサイドにする手法が存在する。

　ところが、ただゲート電極全体をシリサイド化するだけでは、トランジスタのしきい値電圧が現在のポリシリコンと大きく異なってしまい、実際のLSIとして用いることができない。シリサイドゲート電極のしきい値電圧は不純物混入や組成変化で調整できるものの、これまで実用レベルの制御が行えずにいた。

　同社は、Niシリサイドについて、不純物の偏析量と組成変化がしきい値電圧に与える影響を解析し、n型およびp型の両トランジスタでしきい値電圧を制御する技術を確立した。電極の表面状態を制御して不純物分布を最適化すると、しきい値電圧を制御できる。また、組成変化によるしきい値電圧の変化が不純物の偏析による効果とは独立した現象であることから、組成を変えることでもしきい値電圧の制御が可能である。

　「この制御技術を適用すると、n型／p型トランジスタのしきい値電圧を、低消費電力向けにもハイパフォーマンス向けにも利用可能な実用範囲内に収められる」（同社）。

　今後は、同制御技術を含めた45nm世代のゲート電極技術の開発と検証を富士通と共同で進め、次世代LSI技術の要素技術の確立を推進していく。