富士通の米国子会社Fujitsu Microelectronics America（FMA）は、65nm用の新製造プロセス「CS200」と「CS200A」を発表した。ASICおよびCOTに対応しており、高性能と低消費電力を両立するシステムオンチップ（SoC）設計向けという。

　FMAは、CS200プロセスをハイエンドな高性能サーバー用プロセッサ向けと位置付けている。一方、CS200Aプロセスは、携帯電話機やノートパソコン、その他デジタル家電など、省電力性が求められる機器向けのプロセスである。

　リーク電力と速度の異なるトランジスタを複数用意しており、「各種トランジスタを組み合わせると、高性能と低消費電力を兼ね備えるLSIを設計できる」（FMA）。特にCS200Aは選択可能なトランジスタの種類が多く、低リーク電力が特徴の携帯電話機向けから、高性能なサーバーやネットワーク機器向けまで対応できる。

　65nmプロセスに微細化したことで、トランジスタのゲート長が30nmとなった。これは同社の90nm用「CS100」プロセスに比べ25％小さい。またCS100ではCo polycide/Poly-Siスタックを使用していたのに対し、新プロセスではNi polycideを採用した。Ni polycideのシート抵抗はCo polycide /Poly-Siスタックよりも低いため、ゲート抵抗の低減につながり、トランジスタの動作が高速化することができる。

　CS100より1層多い11層Cu配線としたことで、複雑なSoC設計がより容易に行える。配線層の厚さは0.18μmしかなく、ゲート配線密度はCS100の2倍になった。多孔質Ultra Low-k配線技術も採用し、寄生容量を低減させることに成功した。テープアウトは2006年第1四半期より行う。対応パッケージは、BGAまたはフリップチップBGAとなっている。
(Electronic News)