米Cadence Design Systems社と半導体理工学研究センター（STARC）は、自動的にディレイテスト用パターンを生成するCadenceのAutomatic Test Pattern Generator（ATPG）「Encounter True-Time Delay Test」の品質モデルを標準化するため、推進活動を進める。

　Cadenceは、正確なタイミングによるディレイテスト用パターンを自動的に生成するATPGとして、Encounter True-Time Delay Testを「業界で初めて提供した」（Cadence）と述べる。歩留まり診断ツール「Encounter Diagnostics」と互換性があるため、同ATPGの効率的なテスト手法を活用して検出した微細な不良について、根本原因をEncounter Diagnosticsで究明できるという。

　同ATPGの機能を定量的に評価するために、両社は製造プロセスの品質、設計におけるディレイマージンおよびテストタイミングの精度を反映する品質モデル「Statistical Delay Quality Model（SDQM）」に取り組んできた。この取り組みの最初の成果として、STARCは同品質モデルの実証に成功した。