DFM（Design For Manufacturing）という言葉は目新しいものではない。しかしチップを初めて製造する際の品質向上につながる手法として、EDA業界で今評判となっている。米国カリフォルニア州サンタクララで開催中のDesignConでは2月7日に、EDAやマスクメーカー、製造装置メーカーなどが参加しサプライチェーンに対するDFMの影響についてディスカッションが行われた。

　米Applied Materials（AMAT）社Maydan Technology CenterでCTOを務めるMike Smayling氏は、「DFMは新しいものではないし、IC設計初期のころから必要とされてきた」と述べる。ただし新たな面として、同氏は「設計者が描いたものをリソグラフィで複製できなくなり、問題は悪くなる一方」と指摘する。「さらにCu配線は、これまでの配線技術よりも変動が大きくなり、パターンにも微妙な影響を与える。LSI内で実際の構造が3次元化するにつれ、2次元構造分析では精度が追いつかなくなってきた」（同氏）。
　また、Smayling氏は「設計者とファブのエンジニアは異なる言語を使っているため、それらを翻訳し体系的にコミュニケーションを持たせるツールが必要だ」という。AMATのような装置メーカーは設計工程と製造工程を結ぶツールの開発を進めている。AMATの「OPC-Check」は、設計段階の設計「タグ」を計測装置「VeritySEM」に持ち込み、GDS-IIと実画像との比較が可能となっている。
　米Cadence Design Systems社DFMビジネス開発担当バイスプレジデントMark Miller氏は、別の観点から考えると、DFMは歩留まり向上の効果をもたらす行為だと述べる。同氏はまた、今までのDFMは不適切に名付けられたものだという。いわゆるDFMは、設計があまり関与しない、サインオフ後の製造データの最適化にとどまっていると述べる。本当のDFMツールは、製造面での影響を積極的に補正できるものでなければならないとしている。「もし、DFMの問題をサインオフ時に発見しているようであれば、それはもうDFMとはいえない」。

　米Xilinx社バイスプレジデントVincent Tong氏は、同社FPGA製造グループは、FPGAの3世代にわたり、DFMを導入し設計製造を行っており、65nmデバイスも完成しているという。そのためには、FPGAメーカーは台湾UMC社などファンドリと密接に関わり、DFMを検証するためにテストチップを解析し、シミュレーションを何回も行なった。

　DFMに関係する概念として、DFMの成果を計測する尺度となるDFY（Design For Yield）というものもある。チップ製造では、上流設計工程でより先を見通した作業が必要とされている。米ASML MaskTools社の社長兼CEO Dinesh Bettadapur氏は、完成されたDFMソリューションを提供するメーカーは一つもないため、装置メーカーがどのメーカーと組めばいいのか分からなくなっていると指摘している。

　DFMの標準化については、CadenceのMark Miller氏が「競争と互換性という矛盾が存在しており、先行した者が優位に立つ」と述べた。

　DFMに関係する最も関心の高い話題は、DFMツールを簡単かつ有効に使うために必要なデータの経路だ。これに対し米IBM社CTOのHamid Torabi氏は、シンガポールChartered Semiconductor Manufacturing社および韓国Samsung Electronics社と共同開発した技術プラットフォームを紹介し、一部のベンダーと協業していく方針を説明した。
　IBMは、DFM技術を昔から社内で有しており、最近になってSamsung、Charteredなど外部企業が使えるソリューションを完成させたという。良品を初めから製造できるようにするためにも、製造ノウハウ、プロセスモデル、設計などを共有する半導体メーカーのパートナーシップが必要であり、今後はその数も増加していくことになるだろう。
(Ann Steffora Mutschler)