Infineon、検査チップを利用してビア欠陥を回避する方法を実現

　独Infineon Technologies社は、ICの製造時にビアコンタクトの電気障害によって発生する欠陥を回避する方法を発表した。同方法はAutomotive Excellenceプログラムの一環として、Regensburg応用科学大学と共同で開発された。
　今日のICに集積されるトランジスタの数は数百万にも上り、複数のメタル層上で相互接続されている。0.13μm技術で製造されたビアの直径は200nmで、面積0.5cm²のMCUでのビア数は1000万を上回る。ICの製造段階で、個々のビアの品質を光学的または電子的に管理・測定することは不可能に近く、ビアのどれか1つに電気的な欠陥があるとMCU全体の機能が損なわれたり性能が劣化したりする問題が生じる。
　同社は、ビア配列の検査チップを採用することで、ビアの潜在的な欠陥を高い確立で検出することを可能にした。これにより、検査結果から生産チェーンのどこで欠陥が発生したかを明確に突き止めることができ、欠陥を早い段階で排除あるいは回避することが可能となる。同チップを利用することで、ビア欠陥を従来の1/10程度まで減らせるとみられる。検査チップは50万個以上のビアのセル配列をマッピングすることができ、各セルには検査するビアと関連する制御用の電子素子が含まれている。電気抵抗と電圧降下を測定してパラメータに用いることで、ビア欠陥の有無や欠陥の原因を探る。
　現在同社ではビア検査チップを0.5μm技術および130nm技術のコンポーネントに適用しているが、将来的には90nm技術や65nm技術にも利用できるとみられる。