News Center
電子の基本特性を再考する:量子スピンが導く次世代メモリー技術
[issued: 2007.02.26]
Farhad Tabrizi, 米Grandis社
——Electronic Newsより
OEMのシステムベンダーにとって、半導体メモリーは先端的なシステム設計に欠かせない。DRAM、SRAM、フラッシュメモリーは年月を経てコモディティ化し、その時々のシステム設計を満足させるものとして当然のように採用されてきた。しかし、最近になって次世代メモリーあるいは「ユニバーサル・メモリー」技術が注目されるようになった。その背景には、伝統的なメモリーの微細化が間もなく限界に達するという懸念が広がり、新技術の見極めが急務になっているという事情がある。
90nmと65nmの技術ノードでは、DRAMは比較的健全に進化を遂げてきたが、プロセッサに混載されるDRAMには互換性がないプロセスが利用されるようになった。そして、45nmプロセスでDRAMは、スケーリング則における問題を抱えるようになった。 このサイズになると、キャパシタが必要十分な電荷を保持できない。半導体メーカーはこの問題に対処するために、3次元の荷電素子を適用したり、大きなキャパシタを形成したりしている。しかし、このような対処法に頼りながらも、DRAMメーカーは事業収益を維持するために、新たな選択肢にも投資している。
SRAMはDRAMと同様に、45nmのプロセスで動作不安定やリーク電流の増加といった微細化を妨げる問題に直面している。 一方、NOR型およびNAND型のフラッシュメモリーは、民生用アプリケーションで需要を拡大しているが、32nmの技術ノードで耐久性の問題に直面する。半導体メーカーはこの技術ノードでチップの製造を計画しているので、約3年で耐久性の問題に直面する可能性がある。この耐久性はフラッシュメモリーが読み書きできる回数を意味し、現時点の65nmの多段階セルのフラッシュメモリーは、1万サイクルほどの耐久性を備えている。しかし、32nmになると、フラッシュメモリーの浮動ゲート・アーキテクチャは、十分な電荷を保持できなくなる。その結果、フラッシュメモリーは、読み書き回数が著しく減少し、使い続けるとメモリー内容が消える時期がくる。
メモリーチップのメーカーはこれらの問題に対応するために、「ユニバーサル・メモリー」として期待される不揮発性メモリーの実現に取り組むようになった。相変化メモリーあるいはPRAMと呼ばれる技術は、最有力候補の1つと目されてきた。しかし、この方式の支持者は、製造技術として実証されていない新種の材料であるカルコゲニド(Chalcogenide)GSTを「1」と「0」のスイッチングに利用しようとしている。
しかし、アモルファス状態から結晶状態に相変化する速度は40ナノ秒かかり、SRAMと競うにはあまりにも遅い。PRAMには摩耗の問題があり、材料中で原子が絶え間なく運動すると、材料が疲弊して耐久性を損なうことになる。
もう1つの候補として、磁気抵抗RAM(MRAM)が研究されてきた。ほとんどのMRAM技術は、第1世代の磁界データ書き込みを利用して高速動作を可能にしているが、書き込み時に大きな電流が必要になる。また、MRAMは不揮発性を維持するために、ビットあたりの面積を縮小させながら、スイッチングのための磁界を大きくする必要がある。従って、将来の超微細プロセスで高速な書き込み性能を得るには、スイッチング磁界を大きくするための電流を増加させることになる。
これらの問題はともかく、OEMベンダーの要望に適う特性は、書き込みあたり100μAである。不揮発性のMRAM技術には、この要求を満たして高速動作を低消費電力で実現するだけでなく、実証済みのスケーラビリティと無制限の耐久性が求められている。
これらの目標を達成するためには、電子の基本特性にたちかえり、電子スピンという量子的特性の有用性を再認識する必要がある。電子スピンは、電荷と同じように役立てることができる。1個の電子の電荷の電界の中での動作が決まっているように、電子スピンは磁界の中で決まった動作をする。電子の電荷はこれまで、データを格納して操作し伝送するために利用されてきた。しかし、電子スピンの「スピンアップとスピンダウン」の状態は、最近になってハードディスクドライブで活用されるまで、あまり利用されていない。
スピンのトルク伝搬でデータを書き込むSTT(Spin-Transfer Torque)は、ビットセル内部の微少磁石を導電性電子のスピンで操作して、メモリービットの1か0を決めることができ、次世代のメモリー技術として最も有望視されている。STT-RAMは、あまり関心が向けられなかった物理現象に基づいた最新技術だといえる。STT-RAMは、微細化につれてスイッチング電流量を増やす必要がある従来のMRAMに対し、微細化に応じて電流量を減らせるので、特性が基本的に異なっている。
電子の基本特性と量子的な特性を再認識して活用ことにより、メモリーメーカーは既存のメモリー技術の再生に頼り続けることなく、スムーズに次世代技術に移行できる可能性がある。既存技術を再生するにしても、新規で実証されていない材料とその安定供給には懸念がつきまとい、複数の特許使用料に不必要な出費を強いられ、消費電力を下げ続ける方法を模索しなければならない。
執筆者
Farhad TabriziはGradis Inc.の社長兼CEOで、23年間にわたり半導体とメモリービジネスに携わり、企業経営だけでなく設計、マーケティング、サプライチェーン管理、事業
開発、戦略提携、業界標準委員会の議長を経験している。
——Electronic Newsより
OEMのシステムベンダーにとって、半導体メモリーは先端的なシステム設計に欠かせない。DRAM、SRAM、フラッシュメモリーは年月を経てコモディティ化し、その時々のシステム設計を満足させるものとして当然のように採用されてきた。しかし、最近になって次世代メモリーあるいは「ユニバーサル・メモリー」技術が注目されるようになった。その背景には、伝統的なメモリーの微細化が間もなく限界に達するという懸念が広がり、新技術の見極めが急務になっているという事情がある。
90nmと65nmの技術ノードでは、DRAMは比較的健全に進化を遂げてきたが、プロセッサに混載されるDRAMには互換性がないプロセスが利用されるようになった。そして、45nmプロセスでDRAMは、スケーリング則における問題を抱えるようになった。 このサイズになると、キャパシタが必要十分な電荷を保持できない。半導体メーカーはこの問題に対処するために、3次元の荷電素子を適用したり、大きなキャパシタを形成したりしている。しかし、このような対処法に頼りながらも、DRAMメーカーは事業収益を維持するために、新たな選択肢にも投資している。
SRAMはDRAMと同様に、45nmのプロセスで動作不安定やリーク電流の増加といった微細化を妨げる問題に直面している。 一方、NOR型およびNAND型のフラッシュメモリーは、民生用アプリケーションで需要を拡大しているが、32nmの技術ノードで耐久性の問題に直面する。半導体メーカーはこの技術ノードでチップの製造を計画しているので、約3年で耐久性の問題に直面する可能性がある。この耐久性はフラッシュメモリーが読み書きできる回数を意味し、現時点の65nmの多段階セルのフラッシュメモリーは、1万サイクルほどの耐久性を備えている。しかし、32nmになると、フラッシュメモリーの浮動ゲート・アーキテクチャは、十分な電荷を保持できなくなる。その結果、フラッシュメモリーは、読み書き回数が著しく減少し、使い続けるとメモリー内容が消える時期がくる。
メモリーチップのメーカーはこれらの問題に対応するために、「ユニバーサル・メモリー」として期待される不揮発性メモリーの実現に取り組むようになった。相変化メモリーあるいはPRAMと呼ばれる技術は、最有力候補の1つと目されてきた。しかし、この方式の支持者は、製造技術として実証されていない新種の材料であるカルコゲニド(Chalcogenide)GSTを「1」と「0」のスイッチングに利用しようとしている。
しかし、アモルファス状態から結晶状態に相変化する速度は40ナノ秒かかり、SRAMと競うにはあまりにも遅い。PRAMには摩耗の問題があり、材料中で原子が絶え間なく運動すると、材料が疲弊して耐久性を損なうことになる。
もう1つの候補として、磁気抵抗RAM(MRAM)が研究されてきた。ほとんどのMRAM技術は、第1世代の磁界データ書き込みを利用して高速動作を可能にしているが、書き込み時に大きな電流が必要になる。また、MRAMは不揮発性を維持するために、ビットあたりの面積を縮小させながら、スイッチングのための磁界を大きくする必要がある。従って、将来の超微細プロセスで高速な書き込み性能を得るには、スイッチング磁界を大きくするための電流を増加させることになる。
これらの問題はともかく、OEMベンダーの要望に適う特性は、書き込みあたり100μAである。不揮発性のMRAM技術には、この要求を満たして高速動作を低消費電力で実現するだけでなく、実証済みのスケーラビリティと無制限の耐久性が求められている。
これらの目標を達成するためには、電子の基本特性にたちかえり、電子スピンという量子的特性の有用性を再認識する必要がある。電子スピンは、電荷と同じように役立てることができる。1個の電子の電荷の電界の中での動作が決まっているように、電子スピンは磁界の中で決まった動作をする。電子の電荷はこれまで、データを格納して操作し伝送するために利用されてきた。しかし、電子スピンの「スピンアップとスピンダウン」の状態は、最近になってハードディスクドライブで活用されるまで、あまり利用されていない。
スピンのトルク伝搬でデータを書き込むSTT(Spin-Transfer Torque)は、ビットセル内部の微少磁石を導電性電子のスピンで操作して、メモリービットの1か0を決めることができ、次世代のメモリー技術として最も有望視されている。STT-RAMは、あまり関心が向けられなかった物理現象に基づいた最新技術だといえる。STT-RAMは、微細化につれてスイッチング電流量を増やす必要がある従来のMRAMに対し、微細化に応じて電流量を減らせるので、特性が基本的に異なっている。
電子の基本特性と量子的な特性を再認識して活用ことにより、メモリーメーカーは既存のメモリー技術の再生に頼り続けることなく、スムーズに次世代技術に移行できる可能性がある。既存技術を再生するにしても、新規で実証されていない材料とその安定供給には懸念がつきまとい、複数の特許使用料に不必要な出費を強いられ、消費電力を下げ続ける方法を模索しなければならない。
執筆者
Farhad TabriziはGradis Inc.の社長兼CEOで、23年間にわたり半導体とメモリービジネスに携わり、企業経営だけでなく設計、マーケティング、サプライチェーン管理、事業
開発、戦略提携、業界標準委員会の議長を経験している。
TOP 10 ページ
- 2008年上半期の半導体メーカーランキング、 ——IC Insightsが発表
- SEMATECH、EUVリソグラフィで22nmの解像度を実現
- 2008年Q3のDRAM市場が再び下降の兆し、回復は2009年後半か ——iSuppli社の報告から
- AMAT、UCバークレー校に500万ドル相当の装置等を寄贈
- フラッシュメモリーの技術競争力ランキング、1位はSanDisk、2位はルネサス ——アイ・ピー・ビーの調査結果から
- 2008年上期の半導体市場は「予想外」に堅調、 Gartnerが指摘
- アプリシアテクノロジーがAIXTRON米子会社と販売業務で提携、 ALD装置市場に参入
- STとInfineonら、次世代ウェーハレベルパッケージを共同開発
- 2008年Q2のSiウェーハ出荷量は前年同期比4.6%増 ——SEMIが発表
SI Japan テクニカルセミナー
EVENTS
-
Industrial Design セミナー
-モノづくりにおける意匠設計とそのデータ活用-
2008年 07月31日ー2007年07月31日
虎ノ門パストラルホテル(東京) -
第19回マイクロマシン/MEMS展
2008年 07月30日ー2007年08月01日
東京ビックサイト(東京) -
PVJapan 2008
2008年 07月30日ー2007年08月01日
東京ビックサイト(東京)










