News Center

TSMCが0.13μm組み込みフラッシュの生産を開始

[issued: 2007.08.24]

この記事を :  印刷する プリントする ブックマーク  はてなブックマークに登録 この記事をクリップ! Buzzurlにブックマーク Yahoo!ブックマークに登録 メールで送る メールで送る
 台湾TSMC社は、0.13μmの組み込み(オンチップ)フラッシュプロセスでの生産を開始したことを明らかにした。同社によれば、0.13μmのロジックプロセスと互換性を持つ組み込みフラッシュプロセスでの量産を立ち上げたのは、専業ファウンドリ企業としては同社が初めてだという。

 TSMCは、0.13μmの新組み込みフラッシュプロセスに、1つ前の世代と同じスプリットゲートフラッシュセルを採用している。そのため、移行が簡単に行えたという。また新プロセスは、同社の0.13μm汎用プロセス(Gプロセス)や0.13μm低電力プロセス(LPプロセス)のロジックベースラインと完全な互換性を持つ。このことは、この新プロセスを皮切りとして、TSMCの組み込みフラッシュプロセスには銅配線技術が採用されることを示唆している。

 TSMCによれば、この新しいプロセスは、1個のボタン電池で動作するワイヤレス装置に適しているという。同社でプラットフォームマーケティング担当ディレクタを務めるSam Chen氏は「このプロセスで採用している低電力トランジスタは1.2Vから1.5Vの電源電圧で動作する。ZigBee/Wibree対応デバイスや、ワイヤレスハンドセット、補聴器、スマートカードなどの用途向けとして理想的だ」と語る。

 同社では、「顧客が組み込みフラッシュIPの試験に伴うコストに対して懸念を表明したため、当社はDFT(design for testing)モジュールを開発した。このモジュールは1回の試験で対象とするチップの数を最大化するものだ」と説明している。


(Electronic News)





この記事を :  印刷する プリントする ブックマーク  はてなブックマークに登録 この記事をクリップ! Buzzurlにブックマーク Yahoo!ブックマークに登録 メールで送る メールで送る

SI Japan RESOURCE CENTER

アドバンスドエナジージャパン株式会社
金属材料のマグネトロンスパッタリングにおけるアーク抑制
JPN-ArcSputmetal-270-01.pdf
資料一覧を見る
この資料をダウンロード

EVENTS