産業技術総合研究所（産総研）は、システムLSIの面積の50％以上を占めるSRAMの動作安定性を、従来技術の1.5倍に高める、新回路を発表した。同成果は、産総研 エレクトロニクス研究部門 先端シリコンデバイスグループの大内真一研究員および昌原明植主任研究員らの研究によるもの。

　一般に、SRAMセルでは、記憶保持の動作中は選択トランジスタがオフの状態にあり、記憶は安定して保持される。一方、書き込みや読み出しを行う場合には、選択トランジスタは選択信号に従ってオン状態になる。安定した書き込みを行うためには、フリップフロップ回路がビット線と強く結合されるのが望ましいが、結合が強すぎると読み出し時の記憶破壊につながる。書き込み動作と読み出し動作安定性の間には設計のトレードオフが存在し、素子間の特性ばらつきが大きくなると、書き込み動作と読み出し動作の安定性を両立したSRAMの設計には課題があった。

　新方式の回路は、素子間特性ばらつきが小さい立体構造のフィン型マルチゲート電界効果型トランジスタ(finFET)と、電流駆動力を調整する機能を加えた4端子finFETによって構成されている。1ビット分の構成要素(セル)、および素子模式図は図の通り。従来主流のCMOS式6トランジスタSRAMでは、平面型トランジスタを6つ用いてセルを構成していた。これに対して新方式では、4つのトランジスタで構成される記憶保持部を3端子finFETで構成し、記憶保持部とビット線を接続してデータ入出力を行う2つの選択トランジスタを、4端子finFETで構成している。選択トランジスタを電流駆動力可変の4端子finFETにしたことにより、書き込み時には電流駆動力を大きくしてビット線とフリップフロップ回路間の結合を高め、逆に読出し時には電流駆動力を小さくし結合力を低めることでトレードオフを解消。これにより、書き込み時と読み出し時で安定性を最大化し、回路の雑音に対する強靭性と、雑音と等価な効果を持つ素子特性のばらつきに対する強靭性を向上させた。

　22nm世代を想定してノイズマージン（Static Noise Margin)を書き込み動作と読み出し動作それぞれについてシミュレーションしたところ、従来型平面トランジスタで構成されるSRAM回路に比べて、平均で1.5倍以上の動作安定性を実現する見通しを得たという。素子特性ばらつきに起因する動作安定性の分布も抑えられ、設計目標から特性が大きく外れたSRAMセルにおいても十分な動作安定性が保たれ、歩留まり改善につながるとしている。概算によると、2013年に市場投入が想定される量産型システムLSIに搭載されるSRAMにおいても十分な歩留まりが得られるという。

　今回の成果は、9月17日から米国サンノゼで開催される国際会議「2007 Custom Integrated Circuits Conference」にて発表する予定。今後は、2007年度から実施される、経済産業省の研究開発プロジェクト「ナノエレクトロニクス半導体新材料・新構造技術開発－うち新材料・新構造ナノ電子デバイス」を通じて、原理実証を行っていくとしている。