2005年2月号
High-k/メタルゲート量産への見通し
Laura Peters
＊　＊　＊　＊
　High-kゲート絶縁膜/メタルゲートが量産に適用されるのはいつごろか」という質問を各社に聞いた。
　米Freescale Semiconductor 社リサーチサイエンティストのJamie Schaeffer氏は「理想的には、High-k/メタルゲートを65 nmノードの高性能PDSOI（部分空乏型SOI）用に間に合わせたい。それが目標」と述べている。米SEMATECH社SRC Front-End Process Transition CenterのディレクタCarl Osburn氏は「歪みSiが予想より早く実現したため、High-kの導入が遅れている。今のロードマップではメタルゲートの導入とほぼ同時」と回答している。
　場合によっては、ゲートスタック構造によってデバイス構造が変わってしまうことがある。「SOIはバルクのSiに比べて金属の仕事関数Φへの要求を容易に満たすことができる。特にバンドエッジメタル材料が使えない場合に顕著だ。このため、High-kによりFDSOI（完全空乏型SOI）の採用が早まるかもしれない」と米IBM社SDRDのリサーチスタッフメンバーJaku b. Kedzierski氏は指摘している。
Advertisement
n型MOSにTaNやTaSiN（Φ= 3.9-4.3）やp型MOSにRu（Φ= 4.9-5.2）のようなバンドエッジメタルは低消費電力デバイスのしきい値（Vt）低減に必要とされている。しかし、バンドエッジメタルの仕事関数はアニール処理により移動し、ミッドギャップとなってしまう。Kedzierski氏は「バンドエッジメタルは存在するが、あまりにも不安定な材料」。仕事関数の高いIr（Φ= 5.0-5.7）やRuなどの金属は反応性に乏しくエッチングが難しい。Osburn氏は、これらの金属は密着性が低く、凝集してしまい、かつ酸素も透過させてしまうと付け加える。
　ミッドギャップの材料についてSchaeffer氏は「ミッドギャップメタルをバルクCMOSに使用する場合は、短チャネル効果による特性の悪化が懸念される」と述べている。Kedzierski氏は、ミッドギャップメタルのVt値はバルクとPDSOIには高すぎるため、FDSOIやFinFETのような薄膜の構造にのみ適用できると述べている。
　Osburn氏は絶縁層内の電子が仕事関数の算出を複雑にしていると言う。合金化かイオン注入によりこれを調整できる。n型MOSトランジスタの上にWを成膜後、Ruを成膜することで合金化が可能だ。この方法は工程数を減らすとともに、ミッドギャップメタルのゲート付近での短チャネル効果を避けることができる。
　次世代シリサイドゲートについて尋ねたところ、Kedzierski氏は「仕事関数の制御が可能で、インテグレーションは容易、既存の製造技術でも対応できる」と回答している（表1）。
＊　＊　＊　＊
編集部注：この記事はSemiconductor InternationalのWebcastsで討論されたものをまとめたものです。Webcastsの詳細は以下のサイトを参照ください。
http://www.semiconductor.net
＊　＊　＊　＊

ご意見を聞かせてください
High-k膜用の材料の純度はどのような影響を及ぼすのでしょうか？もし、Vtのばらつきが10mVある場合、不純物の濃度はppmレベルとなります。プリカーサの不純物は本当にppmレベルしなければいけないのでしょうか？あるいは、成膜工程と連携して不純物レベルはppm以上のレベルで管理しなければいけないのでしょうか？SEMATECHのOsburn氏は、まだ「答え」は見つかってないと言っています。では、日本ではどうなのでしょうか？Semiconductor International日本版編集部では日本の読者の皆様からの「答え」をお待ちしております。下記メールアドレスまでご連絡ください。 editor-si@reedbusiness.jp

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト