無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細



2005年4月号
中電流イオン注入装置で
USJ(極浅接合)を形成する方法
John O. Borland
米J.O.B. Technologies社
丹上正安
日新イオン機器、I/I事業センター I/Iシステム開発部
長井宣夫
日新イオン機器、I/I事業センター
www.nissin-ion.co.jp
青山敬幸
富士通研究所Siテクノロジ研究所 先端CMOS研究部 主任研究員
www.labs.fujitsu.com
JDale Jacobson
米SemEquip社
www.semequip.com
 65nmと45nm世代のソースドレインエクステンション(SDE)接合深さはそれぞれ15nmと9.5nmが要求される。現在の大電流、低加速エネルギーのイオン注入装置では、エネルギーコンタミネーションの低減と生産性増大を持ってこれらの要求を満たさなければならない。その解決策と
して、中電流イオン注入装置の注入イオンをB10H14やB18H22などの分子不純物種に切り替えることでチャネリングの影響なく自己非晶質化の利点を持ちながら、ビーム電流と等価加速エネルギーで多大の性能向上を果たすことができる。
* * * *
 半導体産業が90nmノードから65nmノードへと微細化が進むにつれ、従来の極浅イオン注入の加速エネルギーは500 - 200eVという超低エネルギーへと推移している。こうした流れは既存の大電流イオン注入装置の基本的な再設計を必要とし、エネルギーコンタミネーションの低減と生産性の改善していかなければならない。このことを達成するため、ゲート絶縁膜の酸化膜換算膜厚によるスケーリングと同様の等価イオン注入スケーリングを用いる。P型のドーピングには、たとえばBより重い質量のB10H14やB18H22などの分子不純物を用いて、加速エネルギーとビーム電流を、実効的に10から18倍に増加させることができる。この手法は、SiO2のゲート絶縁膜をHigh-kの絶縁膜に置き換え、ゲート絶縁膜の物理的な厚みを3倍ほど厚くしてリーク電流を何桁も改善する手法と似ている。

Advertisement
 イオン注入装置側の立場からは、大電流、低エネルギーイオン注入のための一連のエンドステーションの設計が問題となる。なぜならゲート長を縮小する際のシャドーイング効果が非対称なトランジスタ形成の原因となったり、高回転スピードのウェーハ保持ディスクのためにパーティクル起因のゲート電極倒れが起こったりするからである。分子不純物種(B10H14やB18H22)の使用によって低エネルギーで高ドーズの枚葉装置でのイオン注入が1次元の機械的走査により可能となっている。この方法によれば、シャドーイング効果とエネルギーコンタミネーションを防ぎ、イオン注入することで同時に非晶質化されるので欠陥を引き起こすチャネリング効果を減少させることができ、今まで必要だった非晶質化イオン注入(PAI)の工程が必要なくなる。
 ゲート長の微細化がすすむと、ビームの発散や傾斜角の効果による注入角のばらつきは300mmウェーハ全面で0.1°以下が要求される。川崎氏やWan氏らは、これらのビーム角のばらつきはウェーハディスクの円錐角効果によるもので、いかにこれを減少させるかが重要と報告している1),2)。1つの解決法は枚葉プロセスに切り替えることである。2004年のイオン注入技術国際学会において3つの枚葉式装置の設計報告がなされている。それらは、1)1次元機械的走査の幅広リボン状ビーム(米Varian Semiconductor Equipment Associates社「VSEA VIISta-80」)3); 2)2次元機械的走査のスポットビーム(米Applied Materials社「Quantum-X」)4) ; 3)1次元機械的走査のスポット走査ビーム(日新イオン機器「Exceed」)5)である。3番目の方法である日新イオン機器の「Exceed」は中電流イオン注入装置で実現されている。等価スケーリングの考え方で分子不純物種を用い、多目的イオン注入(MPI)と呼ばれる新しい分類に属するものとなっている。分子不純物種を使うことで100eVから750keVまでのCMOSで使う全てのイオン注入(図1)が枚葉式のスポット走査ビームのイオン注入装置で実現できる。375wph以上のスループットで0°から±60°までの傾斜角で300mmウェーハの全面に渡って、注入角ばらつき0.1°の注入が可能になる。
図1 多目的イオン注入装置はスポット走査ビームと単一
ウェーハの採用により、上記のイオン注入を100eVから750keVまでの範囲の加速エネルギーで実現している。

ゲート長スケーリングに対する課題解決

 HALOスケーリング 短チャネル効果の改善とチャネル下のHALOのオーバーラップ長の縮小化(移動度の低下の防止)を実現するには、HALOのドーズは1013/cm2のレンジの中間ないし高いレベルに増加させながら、イオン注入エネルギーを1keV程度に減少させている。低加速エネルギーはビームの発散角を増大させビーム電流(イオン注入装置の生産性と等価)を減少させる。一つの解決法は、質量の大きい不純物種を使うことであり、これによりp型種としてIn、B10H14やB18H22、n型種としてSb、As2、P2やAs4を使うことにより、より高い注入エネルギーを実現できる。Umisedo氏らがボロンと等価な低エネルギーでB10H14によりビーム発散角について1.2°から0.1°へと12倍の改善、ビームサイズで139mmから12mmへと11倍の改善を実現したとしている7)。これらの大質量HALOイオン注入は、注入量が十分であれば非晶質化にも寄与する。加えて高傾斜角のチャネリングを容易に避けることができる。なぜなら格子面に沿ってのチャネリング角は(210)が26.6°、(320)が33.7°、(211)が35.5°、(321)が36.7°となっているからである。

ソースドレインエクステンション(SDE)のスケーリング

 ゲート長縮小のもう一つの課題は、SDE(ソースドレインエクステンション)形成にある。極浅接合形成の課題は、エネルギーコンタミネーション、チャネリング、接合リーク電流を増加させる欠陥、不純物拡散の抑制と固溶限界を越える不純物の活性化率の増大などである。

表1 ボロン不純物種のイオン注入エネルギー
  HP
65nmノード
xj =15 nm
HP
45nmノード
xj =9.5 nm
HP
もし4nmの拡散の場合
xj =5.5 nm
  B11 200 eV <100 eV <50 eV
  PAI+B11 500 eV 250 eV <125 eV
  BF2 880 eV 200 eV <100 eV
  PAI+BF2 2.2 keV 1.5 keV <750 eV
  B10H14 2-5 keV 1-2 keV >500 eV
  PAI+B10H14 5 keV 2.5 keV >1.2 keV
  B18H22 >5 keV 2-4 keV >1.5 keV
  PAI+B18H22 10 keV 5 keV >2.5 keV


 表1はそれぞれ、1015/cm2のドーズ量で1018/cm3のXj濃度を仮定した時の65nm世代の15nmのXj、45nm世代の9.5nmのXjを実現する色々なB系不純物種のイオン注入エネルギーを示している。非晶質化イオン注入を行なったウェーハへの500eVのBイオン注入は、拡散のない活性化アニールでチャネリングすることなしに、15nmのXjが必要とされる8)。1050 ℃のスパイクアニールだけでも約15nmの拡散が起こるため100eVでのイオン注入が必要となり、アニール温度は900℃以下にしなければならない。このような低エネルギーで減速したイオン注入には、より大きなビーム電流と生産性の改善が必要であるが、エネルギーコンタミネーションは低エネルギーではより顕著になり、ゲート長の縮小によりデバイス特性はより影響を受けやすくなるため、加速エネルギーを高めたドリフトモードでのイオン注入が望ましい。
 Kase氏によれば、製品の種類にもよるが典型的には0.05%以下のエネルギーコンタミネーションが要求される10)。エネルギーコンタミネーションの低減が要求される理由は、65nm世代で高性能ロジック(HP)のチャネルドープ量は2.5 - 5.0×1018/cm3であり、低消費電力ロジック(LOP)と低スタンドバイ電力ロジック(LSTP)では、0.8-2.0×1018/cm3の範囲なので、エネルギーコンタミネーションはごく微量でトランジスタ特性が影響されてしまうからである11)

ウェーハエンドステーションのスケーリング

図2 大電流なエンドステーションの設計によりゲート電極のシャドーイング効果が起こりトランジスタの非対称性が起きると報告されている12)
図3 SDEの傾斜イオン注入角とゲートオーバーラップを増加させた場合のn型MOSトランジスタの動作電流の増大を示すデバイスシミュレーション結果。
図4 チャネリング効果がなく自己非晶質化するB10H14を用いたイオン注入SIMS分布 5)
図5 500eVで1015/cm2の等価B条件で3nmの自己非晶質化層が形成されることを示すボロン対BB10H14の断面TEM像。
図6 等価加速エネルギーでのボロンイオン注入と比べB10H14のイオン注入は、900-1050℃アニール後に、より浅い接合深さを実現できる5)
図7 65nm世代の要求に答えるため、4keV B18H22のイオン注入でチャネリングの影響なく11nmの接合深さを実現できる。

 ゲート長の縮小により2つの有害な効果が大電流エンドステーションの設計に起因するという報告がある。第1の効果は、ウェーハ全面に渡っての入射ビーム角のばらつきであり、これがトランジスタ構造によるシャドーイング効果のために非対称なSDEイオン注入の原因となる。
Yoneda氏とNiwayama氏の報告によれば、図2で示したようにゲート間のスペースが狭い場合にはより顕著である12)。第2の効果は高速回転のウェーハディスクによるものであり、ゲート長が100nm以下になると多結晶ゲート電極の不良が激増する。この原因はビームにより運ばれたパーティクルのためであることがKawasaki氏らにより報告されている13)。Pipes氏らにより、この現象はウェーハ台の回転スピードを1200から200rpmまで減速することで減少することが報告されている。多結晶ゲート電極にサイドウォールスペーサを形成すればこの問題は解決し、HALOとSDEイオン注入を枚葉注入装置で注入すれば解決する問題である。
 ゲートオーバーラップ ゲート長縮小の最後の課題はSDEゲートオーバーラップの制御である。横方向の拡散を減少すると、希望のゲートオーバーラップ量を実現することができなくなる。それゆえ、30°までの傾斜SDEイオン注入とPAIイオン注入の両方が0.5倍のオーバーラップ量を実現するために必要であるとBorland氏ら、Lindsey氏ら、Thirupapaliyer氏らが報告している15)- 17)。SDEの傾斜イオン注入とゲートオーバーラップ量の増加によるn型MOSトランジスタの電流の改善に関するデバイスシミュレーション結果を図3に示す15)

分子不純物種

 過去数年間に、大ビーム電流(14mA)と100時間以上の寿命を持つ分子不純物種源に関する報告がJacobson氏らにより行なわれている。彼らはB10H14を用いて5mAの、B18H22を用いて10mAの500eV等価ビーム電流が実現できることを報告している。300mmウェーハで1015/cm2のドーズはドリフトモードでのBの場合が15wphであるのに比べ、B10H14で95wph、B18H22で172wphのスループットとなる。結晶SiウェーハとPAIウェーハでの500eV/1015/cm2のB10H14イオン注入のSIMS分析結果を図4に示す。B10H14イオン注入によりチャネリング効果が17nmの接合において抑制されていることが明確に分かり、図5の断面TEM像から自己非晶質化されていることが分かる5)。分子不純物種を使えば、PAI工程を無くすことができ、アニール後のチャネリングによる欠陥もなくなる。
 図6は500eVの等価イオン注入をB10H14を用いて行ったときのシート抵抗対接合深さについて不純物の電気的な活性化の改善結果を示している。表1に示すように、65nm世代の15nm のXjを実現するには200eVのボロンを結晶Siにイオン注入するか、4keVのB10H14かあるいは8keVのB18H22をイオン注入することが必要である。Xj=11nmの場合の4keV B18H22イオン注入の結果を図7に示す。

結論

 中電流イオン注入装置Exceedで分子不純物種を用いることで、今後の65nm、45nmへと続くゲート長微細化に対応する低加速エネルギーと高注入量を実現することができる。分子不純物種を用いたイオン注入は中電流イオン注入装置の応用を低加速エネルギーで大電流注入領域に広げることができ、高傾斜角のSDEイオン注入にも応用することができる。しかも、自己非晶質化と低チャネリング効果のためにゲートオーバーラップ量の制御のためのPAIが必要ない。この新しいスポット走査ビームと1次元の機械走査を用いたMPIはエピやSOI CMOS技術を用いた先端的なロジックデバイスへの100eVから750keVまでの0-60°の傾斜角を持った全てのイオン注入に適用できる。

謝辞

 B10H14に関する研究は日本の科学技術振興機構(JST)と、新エネルギー・産業技術総合開発機構(NEDO)の支援による。

* * * *
John Borlandは、米J.O.B. Technoloies社の創設者で、同社はトランジスタ形成工程製造技術に関する戦略的なマーケティング、販売、技術のコンサルティングを行っている。米国、日本、台湾の半導体メーカー、製造装置メーカー、測定器メーカーとともに、USJ技術やチャネル移動度向上技術、先端のイメージセンサーや携帯端末や携帯電話用の低消費電力ロジック製造技術を開発した。
E-mail: johnoborland@aol.com
丹上正安は、日新イオン機器 I/I事業センター I/Iシステム開発部に所属する。シニアマネージャとしてイオン注入装置の開発に携わり、装置開発の責任者となっている。日新イオン機器に20年勤務している。
E-mail: tanjo_masayasu@nissin.co.jp
長井宣夫は、日新イオン機器 I/I事業センターに所属する。イオン注入装置部門の運営責任者。
E-mail: nagai_nobuo@nissin.co.jp
青山敬幸は、富士通研究所Siテクノロジ研究所、先端CMOS研究部の主任研究員。45nmノードCMOSデバイスの開発責任者。富士通に17年間勤務している。
E-mail: taoyama@jp.fujitsu.com
Dale Jacobsonは、米SemEquip社のシニアバイスプレジデントであり、チーフサイエンティストとしてR&Dとエンジニアリング部門を率いてい
る。SemEquip以前は、23年間米ベル研究所で半導体および光デバイスのイオン注入技術の基礎研究を行っていた。
E-mail: diacobson@semeequip.com
* * * *
参考文献
1. Y. Kawasaki, T. Yamashita, M. Kitazawa, T.Kuroi, Y. Ohno and M. Yoneda, “The Angle Control Within a Wafer in High Energy Implantation of Batch Type,” Extended Abstracts of the 3rd International Workshop on Junction Tech., December 2002, p. 15.
2. Z. Wan, T. Lin and J. Chen, “Pad Angle Verification and Cone Angle Correction Method for Individual Rotatable Pads of a Batch Disk,” 15th International Conf. on Ion Implantation Tech.,October 2004, paper MOP36 (in press).
3. A. Renau, “Approaches to Single Wafer High Current Ion Implantation,” 15th International Conf. on Ion Implantation Tech., October 2004, paper C309 (in press).
4. A. Murrell, et al., “Quantum X: Single Wafer High Current Ion Implantation Using Mechanical Wafer Scan,” 15th International Conf. on Ion Implantation Tech., October 2004, paper C203 (in press).
5. N. Hamamoto, et al., “Decaborane Implantation with the Medium Current Ion Implanter,”15th International Conf. on Ion Implantation Tech., October 2004, paper F251 (in press).
6. T. Matsumoto, et al., “High Performance Medium Current Ion Implanter Exceed 3000,” 15th International Conf. on Ion Implantation Tech., October 2004, paper C271 (in press).
7. S. Umisedo, N. Hamamoto, S. Sakai, M. Tanjyo,N. Nagai and M. Naito, “Low Energy Implantation Technology With Decaborane Molecular Ion Beam,” Extended Abstracts of the 4th International Workshop on Junction Tech., March 2004, p. 27.
8. J. Borland, “USJ Formation and Characterization for 65nm Node and Beyond,” Extended Abstracts of the 4th International Workshop on Junction
Tech., March 2004, p. 8.
9. J. Borland, T. Matsuda and K. Sakamoto, “Shallow and Abrupt Junction Formation: Paradigm Shift at 65-70nm,” Solid State Technology, June 2002, p. 83.
10. M. Kase, presentation material at Varianユs vTech 2004, July 2004.
11. ITRS-2003 channel doping roadmap.
12. K. Yoneda and M. Niwayama, “The Drain Current Asymmetry of 130nm MOSFETs due to Extension Implant Shadowing Originated by Mechanical Angle Error in High Current Implanter,” Extended Abstracts of the 3rd International Workshop on Junction Tech., December 2002, p. 19.
13. Y. Kawasaki, et al., “The Collapse of Gate Electrode in High Current Implanter of Batch Type,” Extended Abstracts of the 
4th International Workshop on Junction Technology, March 2004, p.39.
14. L. Pipes, et al., “Characterization and Reduction of a New Particle Defect Mode in sub-0.25 Micron Semiconductor Process Flows,” 15th International Conf. on Ion Implantation Tech., October 2004, paper THP5 (in press).
15. J. Borland, V. Moroz, H. Wang, W. Maszara and H. Iwai, “High-Tilt Implant and Diffusion- Less Activation for Lateral Graded S/D Engineering,” Solid State Technology, June 2003, p. 52.
16. R. Lindsey and R. Surdeanu, “Comparison Between High and Low Temperature Anneals for 65-45 Node,” presentation material at Varianユs vTech 2003, July 2003. 
17. S. Thirupapaliyer, A. Al-Bayati, A. Jain and A.Mayur, “Gate-Source/Drain Extension Overlap Control With Angled Implants: TCAD Modeling Study,” Electrochemical Soc. Spring Meet., May 2004, p. 127.
18. D. Jacobson, T. Horsky, W. Krull and K. Cook, “Cluster Boron: A New Doping Material for P-Type Ultra-Shallow Junctions,” 
15th International Conf. on Ion Implantation Tech., October 2004, paper MOP28 (in press).

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト