図1　50nmのポリシリコンDRAMストレージキャパシタのSEM画像は、メガソニックの影響をバッチ式浸漬装置の中に設けた高いパワー密度の場合（左、広範囲でのデバイス破壊）と枚葉式チャンバーの中で複数のトランスデューサで適用した場合（右、ダメージなし）について示している。（提供：SCP Global）

　人によってはバッチ式洗浄技術が時代遅れになることはないと主張している。すべてのレイヤーやデバイスが重要というわけではない。スループットがより重視される場合もあるという。「SiNのエッチング工程は絶対必要であり」とMcLaughlin氏は一例を挙げる。「通常バッチ式洗浄装置で30分かかる。それをウェーハ1枚ずつ処理しようとは誰も思わないだろう」。

膜の損失を極めて小さく

　超音波洗浄以外に、バッチから枚葉への移行を牽引しているのは、膜の損失を最小限に抑えることにあるとMcLaughlin氏は語る。International Technology Roadmap for Semiconductors（ITRS）によると、90nmから65nmプロセスに移行するためには、Si損失や酸化膜の損失を半分（1Åから0.5Åに）する必要がある。枚葉式の短い処理時間はそれを達成する有効な手段だとMcLaughlin氏は述べる。「もし低濃度の薬液と短い処理時間を組み合わせることができれば、非常に有望だ」。
　SOIウェーハ技術を採用する半導体メーカーにとって膜損失の制御はきわめて重要である。「彼らは10Åの損失を許すことができない」（Okorn-Schmidt氏）。また、バルクSiを大量にエッチングしているメーカーもある。「SOIなどでは、低い歩留まりでもどうにか成り立っている」。
　しかし洗浄装置メーカーは65nmプロセスでも膜損失に関する要件を満たすことができる主張する。たとえばSEZは、80％以上のパーティクルを除去し、ダメージを与えずに0.5Å未満に酸化膜の損失を抑えることができるという。
　「基本的に、パーティクルの除去、酸化膜損失およびパターンのダメージの間にはトレードオフの関係がある。洗浄工程で酸化膜の損失1Å、あるいは0.5Åの損失をどう達成するかは分かっている。問題はそのような条件下で、パーティクルが十分効果的に除去できるかどうかということだ」とTELのGale氏はいう。「それを達成する方法のひとつは、もちろん超音波の物理的エネルギーを上げることだが、ダメージの問題が再浮上する。枚葉式洗浄技術に関するTELのアプローチは、超音波の使用を避けて、ダメージなしにパーティクルを選択的に除去するような、微粒子状のミストスプレーを使用するというものだ。65nmプロセスのポリラインで0.5Åしか酸化膜損失を発生させず、ダメージを与えずに非常に効率よくパーティクル除去を達成できた」という。
　半導体メーカーの多くはITRSで定められている基板の損失量ついて十分な取り組みがなされていないと米Axcelis社Cleaning and Curing Systems Division技術ディレクタ、かつITRSのフロントエンドプロセスグループのメンバーでもあるIvan Berry氏は述べる。ITRSは、Siまたは酸化膜の損失をポリシリコンまたは熱酸化膜を基準に定量化したが、埋め込まれたSiまたは酸化膜はポリシリコンや熱酸化膜よりずっと速く侵されることが分かった。「もし損失がゼロだということになっても、実際の構造では許容できない程の大きな損失が表面で見られるだろう」（Ivan Berry氏）。

	図2　レジスト除去はデバイスプロセスの中でいくつかの層について必要とされる。中では高ドーズ量のイオン注入後の除去が特に難しい。（提供：米Novellus Systems社）

プラズマによるレジスト剥離

　超音波洗浄以外にも、半導体メーカーは今日レジスト剥離（図2）に使われているプラズマプロセスでもダメージの発生に注意を払っている。 
　米Novellus Systems社CTO兼インテグレーションおよび先端開発担当バイスプレジデントであるWilbert van den Hoek氏によると、FEOLでレジスト除去が最も難しい代表的な例は高エネルギーイオン注入後のレジスト除去だという。「このイオン注入工程の間に、レジストは硬い被膜を表面上に形成する。この被膜は、脱水素化され、炭化された膜になっている。イオン注入プロセスの強いイオン衝撃や熱によって形成される。あるいは、イオン種やスパッタされたSiやSiO₂がウェーハに再付着したものでできている。この被膜は、典型的なアッシングプロセス内でウェーハが加熱されると、残留したレジスト中の溶剤からの脱ガスを妨げる。高ドーズのイオン注入後のレジスト剥離における困難な課題は、低温でこの被膜を除去することである。これにより被膜が破裂してウェーハやチャンバにレジストのパーティクルがばらまかれるのを防ぐことができる」。
　どのような形態の炭素になるかについて、ある程度の議論があるが、炭素がダイヤモンドのような立体構造をとり、強い化学結合をしていると考えられるとAxcelisのBerry氏は説明する。酸素プラズマ中での通常のレジストの活性化エネルギーは0.15〜0.18eVであり、かなり容易にレジストが分解されると彼は言う。しかし炭化したレジストの場合、活性化エネルギーは2.5〜3eVになることが多く、通常の温度では酸素中で不活性になる。そこでの解決策は、高温プロセスに移行することだ。「しかし所望の温度を上げようとするとレジストは溶け始める」とBerry氏はいう。「溶けるにつれて構造的な一体性は失われていく。そのとき受けている応力（数十GPaの応力）により、ウェーハ上で「ポッピング」という爆発が生じる。これによってパーティクルがチャンバおよびウェーハ上に撒き散らされ、望ましくない結果となる」。
　Berry氏によると、炭化した被膜にポッピングを発生させずに除去するには、普通2つのアプローチがあるという。
1）薬液にFを加え、炭化した被膜の反応性を高める。
2）酸化工程にイオン衝撃を加える。Cの結合を解いてO₂と反応できるようにする。
　これらの解決策は1970年代以来用いられているが、現在ではダメージフリーが必須になっているため、問題となっているとBerry氏は言う。
イオン照射はスパッタリングをひき起こし、FはSiO₂をエッチングする。Berry氏はソース/ドレイン領域からのレジストの除去を例に挙げる。
「例えばイオンを含む酸素中で除去を行うとき、イオンと酸素はソース/ドレインのうすい表面を酸化し始める。ここでBを含んだSiO₂が除去されるとしたら、注入されたBの一部を失うことになる」と彼は説明する。「極浅接合を考えてみると、つまり注入されたB濃度を考えると、そのほとんどが表面に集中し、かつ接合形成のために急速加熱でアニールされている。したがって表面が少しでも失われることは、添加物としてのBの大半を失うことになる」。
　レジストの除去について、RCA洗浄のようなプラズマを使用しない方法でも、Siをいくらか失っている。多くの半導体メーカーは、この問題を解決できる方法を検討している。「革新的な方法を手にしたと考えているが、まだ公開はできない」とBerry氏は言う。「今のところそれはきわめて有望に見える」。
　現在Axcelisやその他のメーカーは既存のプラズマレジスト剥離装置で温度を下げたり、イオン衝撃を下げたりして調整している。「今現在はそれでうまくいっているが、次世代では難しくなる」とBerry氏は語る。「45nmでは何かしら目新しいものが市場に登場するだろう」。

材料の課題

　洗浄工程にかかわる技術者は、High-k絶縁材料やメタルゲートについてあまり気にしていないようだが、Low-k材料に関しては問題がありそうだと認めている。課題は、Cuを腐食させず、かつ絶縁材料のk値を変化させずに、レジストを除去することにあるとSEZのOkorn-Schmidt氏は述べている。Low-kの場合、克服するのは難しいという。「Low-k膜に水酸基が入ると誘電率が上がってしまう」。
　もしLow-k材料がダメージを受け、その後に洗浄されると、水は反応してSiOH結合を形成し非常に高い誘電率になってしまうとBerry氏はいう。つまりＬow-k材料がＨigh-k材料のようになり、後に続く洗浄工程でさらにダメージを受けやすくなってしまう。
　Berry氏は、Ｌow-k材料を含む積層構造からレジストを除去するのは特に難しいという。半導体製造に用いられる一般的なＬow-k材料では最も弱い結合はメタンとSiの間の結合である。「その結合こそが、絶縁材料をLow-k絶縁材料として維持すべきもの。もし何らかのエネルギーを加えたとすると、最初に失われる結合が保存したい結合である」と同氏は述べる。
　また酸素はメタンと急速に反応してCO内に水蒸気を生成する、とBerry氏は指摘する。中程度の温度にしてもその反応を制御することはできない。ここでの問題は炭化水素からなるレジストをどうやって除去するかということである。Berry氏はいくつかの方法について述べる
1．酸素を使用するが、急速にメチル基の損失を防止するため、非常に低い温度で行う。除去プロセスにはイオン照射を用い（レジストと酸素の反応を室温以下で行うため）、Ｌow-k材料側壁がイオン衝撃を受けないようにするためイオンの異方性を用いる。しかし、後方散乱するイオンがＬow-k膜の側壁にダメージを与えることがある。このダメージは通常100Åまでに制限され、決して望ましいものではないが、以前よりはずっといい。
2．レジストを原子状水素または陽子で除去する。この除去プロセスは特に有効というわけではないが、Ｌow-k材料との反応性が低い。水素が存在するため、この方法でも100〜200Åのダメージが発生する。
3．Axcelisはレジストを熱分解させている。まずレジストを分解し始めるまで加熱し、次に活性化した水素中に曝露する。「話ができるのは、Ｌow-k材料へのダメージをなくすことができたということだけ」とBerry氏は語る。
　特に難しいのは、45nmノードで候補に挙げられている多孔質Low-k材料（CドープしたSiO₂膜）上でのレジスト除去と洗浄であるとNovellusのVan den Hoek氏は言う。「従来の酸素をベースにした剥離ケミストリではＣ原子も除去し、誘電率の深刻な増大と膜構造へのダメージをひき起こす」と同氏は語る。
　「それに代わるＨを基本にした剥離ケミストリをUltra Low-k膜を除去するために開発しなければならない」。また、多孔質の膜の空孔に水分が捕捉されることがある。これがレジスト除去後のすべての洗浄工程を困難にしているとVan den Hoek氏は付け加える。「除去後に洗浄工程を必要としないレジスト除去プロセスを開発することが最大の課題だ」。 

より高く、より深く

　高いか深いか、トランジスタ形成工程か配線工程かはともかくとして、高アスペクト比は洗浄にとって難しい問題となっている。例えばスタックキャパシタは、極めてダメージを受けやすい構造である。トレンチキャパシタまたはダマシン構造のような深い構造は、薬液や洗浄水が深いトレンチに出入りすることがさらに難しい。高い構造でも深い構造でも、乾燥工程は重大な問題になる。深い構造の場合、ウオーターマークを残さずに液体を取り除かなければならない、とSCPのMcLaughlin氏はいう。高アスペクト比の構造は乾燥時にお互いにくっつく傾向があるため、そうならない乾燥が重要だと同氏はいう。
　45nmノード以降では、トランジスタ形成工程にデバイス構造がfinFETのような三次元構造のトランジスタになる可能性がある。「垂直型トランジスタの中には、洗浄プロセスの中でアクティブ領域が複数の洗浄工程で曝露されるものもある」（Berry氏）。重要な領域が1回、あるいは2回洗浄される現状と比較して考えれば、「洗浄が複数回行われるようになると、受けるダメージはさらに小さくしなければならない」。
　もしレジスト剥離工程がパーティクルや残留物のない優れたものであれば、半導体メーカーは後に続く洗浄工程を省くことができるだろうとVan den Hoek氏は言う。「洗浄工程の排除は工場にとって大きなコスト削減になる。そればかりか、例えば多孔質のＬow-k膜の場合に見られるように、洗浄しないことが技術的に必要な場合もある」。
　「確かに、トレンチ型とスタック型のDRAMメーカーは両方ともこれから困難な課題に直面することになる」とGale氏はいう。「長期的には、デバイス設計者がアスペクト比と集積密度を上げていくという方向を変えない限り、積層型キャパシタは液体を用いたプロセスで根本的な壁にぶつかる最初の領域となるかもしれない」。