無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細



2005年5月号
MRAM製造のアキレス腱
磁気トンネル接合形成にメド
Wolfram Maass
独Singulus Technoologies社
www.singulus.de
Yiming Huai,
米Grandis社
www.grandisinc.com.
 磁気トンネル接合(MTJ)はMRAM(Magnetic Random Access Memory)、超高集積の磁気記録ヘッドやスピンロジックデバイスへの応用といった新世代のスピントロニクスデバイスに欠くことのできないものである。MRAM製造に用いられるトンネル磁気抵抗効果(TMR)積層膜のためのPVDモジュールに使われるリニアダイナミック堆積法(LDD)を紹介する。
* * * *
 磁気トンネル接合(MTJ:Magnetic Tunnel Junctions)は磁気ランダムアクセスメモリ(MRAM)や超高集積の磁気記録ヘッド、スピンロジックデバイス1)への応用といった次世代スピントロニクス(スピン伝送エレクトロニクス)には欠かせないものである。なぜならば、トンネル磁気抵抗(TMR:Tunnel Magneto-Resistance)が室温で220%以上と大きく2)、抵抗-面積(RA)の範囲が数Ω・μm2から数kΩ・μm2と広いためである。MRAMは、フラッシュメモリーやSRAM、DRAMに変わる次世代メモリーとして非常に期待されている。3)特にMRAMは、すべての携帯機器に使われるCMOSロジックと組み合わせた組み込みメモリーとして、潜在的に非常に大きな市場が見込まれている。 
Advertisement

 基本的にMTJはAl2O3やMgOといった薄いトンネルバリア層をはさむ二つの電極からなっている。二つの電極は強磁性体の薄膜である。高性能な(通常6層以上の薄膜の積層からなる)MTJ積層膜の形成は、MRAM製造で最も重要な工程の一つである。MTJ積層膜の堆積方法は特殊で、Si半導体デバイスの多層配線とはずいぶん異なる。製造上特に重要な点は、0.01nm以下と非常に薄い膜の制御性、200mm/300mmウェーハ面内で優れた均一性、滑らかな表面(境界面)形状、急速多層膜堆積特性、薄膜絶縁膜の酸化プロセス制御性、そして装置のCoO(Cost of Ownership)を低く抑えることだ。
 スパッタターゲットと基板を単純に平行に置いた従来型のPVD装置ではこれらの要求を満たすことができない。ところが最近になって、これらの要求に応えられるように設計されたPVD装置が二つ登場した。一つは試料の高速回転を伴わないリニアダイナミック堆積法(LLD)であり、もう一つは、高速回転を伴う非同軸斜め堆積法である。4)この論文では、この二つの新しいPVD法の比較をしながらLDD法の優れた特長に焦点を当てる。

厚みの均一性

 PVDカソード(通常DCマグネトロンスパッタ)から固定されたウェーハ上に堆積する膜は、膜厚の均一性が特別よいわけではない。それはカソードの腐食形状が基板に転写されてしまうからだ。この均一性の問題を解決する方法にはいくつかある。カソードの下で非同軸にウェーハを回転させる方法とターゲット後方で永久磁石の中心をずらして回転させる方法である。ここで議論の対象となる極薄膜の場合には、所望する膜厚の均一性を確保するためには数十回/秒以上の回転が必要になる。極薄の膜を堆積させる時間は非常に短いため(たとえば1nmの膜厚を堆積させるのは数秒以下である)、超高真空のチャンバーとの整合性や長期間の機械的信頼性、パーティクル発生などの問題が生じない限り、ウェーハを高速に回転させる必要がある。
 さらに通常、堆積中に基板に加えた磁界によって磁性薄膜は磁気異方性を持つ。スパッタターゲットと基板の距離が長くないならば、基板で同期した磁界の回転とスパッタターゲットからのマグネトロン磁界が干渉してしまい、プラズマの変動を引き起こしてしまう。この結果、膜厚の均一性や膜厚制御性が損なわれることになる。しかし、スパッタターゲットと基板の距離を離してしまうと堆積システムの効率が極端に低下してしまう。つまり、大変高価な材料の多くがウェーハ上でなくシールドの上に堆積されてしまう。

図1 このグラフは300mmウェーハ上の異なる材料の膜厚均一性を示している。

 一方、スパッタターゲットの下でウェーハを直線的に動かすため、300mm以上の広い面積でもウェーハを回転させることなく、LDD法では高い均一性を得ることができる。このLDD法には、他にも優れた堆積特性がある。例えばターゲットとウェーハ間の距離を短くすると堆積効率を上げることができ、ウェーハの移動速度を精密に制御すれば0.01nm以下の膜厚を制御することも可能になる。そして、ウェーハの高速回転や移動、機械式シャッターがないため信頼性も高い。
 LDD法を使ったPVD装置で300mmウェーハ上に堆積させたMTJ積層膜の膜厚均一性を図1に示した。MTJ積層膜の中で最も薄いAlとRuの場合、均一性が1σで0.3%未満となっている。他のCoFeやNiFe、NiFeCr、Ta、PtMnについては、均一性が1σで0.6%未満になっている。LDD法のために特別に設計したPVDシステムの電磁石によって、基板に均一な磁界が印加されるため、磁気均一性の非常によいMTJ膜を得ることが可能になった。厚さ10nmのNiFe膜を200mmと300mmウェーハ上に堆積させた時の磁気勾配の均一性を図2に示した。

図2 これら2つのマップはTa3/NiFe10(nm)膜の200mmと300mmのウェーハ上の磁界均一性を示している。
 スパッタターゲットの下でウェーハの移動速度を速くしたり遅くしたりすると、移動方向に沿って300mmまでのウェーハ基板上にくさび状に膜を形成させることができるということは特筆すべきことである。このくさび状に積層させる技術は、MTJ積層膜の膜厚依存性を評価するのは大変有益で効率的である。5)TMRやRA積の膜厚依存性などをウェーハ面内で評価を行う。

表面(界面)平坦度

 積層構造のMTJの表面(界面)平坦度は非常に重要である。平坦度の高いMTJは、TMRやブレークダウン耐圧を高く、フリー層(データ蓄積層)とピンド層(基準層)との層間結合磁界(Hin)を低く、ウェーハ面内のバラツキを低くするためには必須条件となっている。低い圧力で原子を堆積させるため平均自由行程が長くなる。このため、原子は基板上で移動度が上がり、滑らかな表面形状を得ることができるようになる。
 LDD法では、スパッタターゲットと基板との距離が短く堆積させる圧力も低いため、基板上に滑らかな膜を成長させることができる。それは、いろいろな角度から膜が堆積し、表面移動度が高いためである。スパッタターゲットと基板との距離が長い従来型のPVD装置では、基板に到達する原子の入射角はほぼ平行で揃っている。LDD法の場合は斜めの角度で入射してくる。これは基板が原子のビーム束の内外に移動するためである。また、スパッタターゲットと基板との距離が短いと、実質的に原子が気相中で衝突しないためである。これらのことよりウェーハ面に沿っての表面移動度が増大し、非常に滑らかな境界面を形成することが可能になった。

図3 典型的な堆積膜のSi/Ta5/
PtMn20/CoFe2.2/Ru0.8/CoFe2.2(nm)の表面平坦度をAFMで測定した結果。

これまで専門家の中には、イオンビーム堆積法でなければ実現しないと考えられていたほど良好な平坦度を実現することができる。Si/ Ta5/PtMn20/CoFe2.2/Ru0.8/CoFe2.2(nm)の積層膜の表面をAFM(Atomic Force Microscopy)で測定した結果を図3に示す。スムージングをかけていないにも関わらずRMSが0.2nmと非常に高い平坦度が得られている。下部積層膜の上にバリア層であるAl2O3を直接成長させている。これらの結果、LDD法を用いれば表面(界面)平坦度高くすることができ、TMRを高くHin低くすることが可能になる。

高TMR性能

 LDD法により優れた膜厚均一性と正確な薄膜制御性、滑らかな表面形状を得られるため、MTJの高い磁気特性を実現することができる。図4にTa10/PtMn20/CoFe2.2/Ru0.8/CoFe2.2/Al2O3(t)/CoFe1.5/NiFe4/Ta5(nm)という代表的なMTJ積層膜のRA積が、Ω・μm2から数kΩ・μm2の範囲のMTJデバイスのTMRの値を示している。MTJ積層膜のRA積を高く(>50Ω・μm2、厚さt=0.5-1.0nm)するために、まず初めに薄いAl層を堆積した後に低エネルギーのリモートプラズマ(ECWRプラズマ源)による酸化を行ってAl2O3バリア層を形成する。
 また、MTJ積層膜のRA積を低く(<100Ω・μm2、t<0.6nm)するためには自然酸化条件で行う。室温でリソグラフィでパターン形成した試料とパターン形成していない試料の2種類を平面電流トンネル法(CIPT)で測定したTMR値を示している。6)図から分かるように、高RA積(〜3kΩ・μm2)と低RA積(〜3Ω・μm2)のMTJ積層膜のそれぞれについて、CIPT法により測定したものでは73%もの高いTMRが得られ、パターン化したMTJ積層膜で11%のTMRが得られている。自然酸化膜で薄いアルミナバリア(t〜0.5nm)を形成した10Ω・μm2の低RA積のMTJ膜は30%以上のTMR値が得られている。独Singulus社の開発チームは独自に開発したMgOバリア層で、室温で200%を超える超高TMRの試作に成功している。
 図5にTa/CuN/Ta/PtMn/CoFe/Ru/CoFeB/Al0.5/Ox/CoFeB/Ta/Cu/TaとRA積の低い(RA〜10Ω・μm2)積層MTJ膜の断面TEM像を示した。ここでCoFeBは滑らかなAl2O3バリア膜を形成するために非晶質のピンド層として使用している。図を見れば分かるように、0.5nmと極薄のAl2O3バリア層が均質で連続している様子が分かる。これはLDD法が超薄膜かつ高品質バリア層を標準的に形成できることを示している。

図4 Ta10/PtMn15/CoFe2.4/Ru0.7/CoFeB2.8/
Al0.5/Ox/CoFeB3.5/Ta5(nm)の積層MTJ膜のTMR値とRA。ここで三角はCIPTを表し、四角はパターン化したものである。赤の四角はCoFe2.2のものであり、比較サンプルとしている。それぞれフリー層としては、CoFe1.5/NiFe4を用いている。
図5 Ta/CuN/Ta/PtMn/CoFe/Ru/CoFeB/
Al0.5/Ox/CoFeB/Ta/Cu/TaとRA積の低い(RA〜10Ω・μm2)積層MTJ膜の断面TEM像
図6 パターン形成したウェーハ間のTMR値とRA積のバラツキを示している。TMR値について言うと1σ値で1.27%、RA積は1σ値で5.0%をそれぞれ達成している。
 またLDD法は、プロセス再現性と薄膜制御性に優れている。図6にパターン形成したウェーハ間のTMR値とRA積のバラツキを示している。TMR値について言うと1σ値で1.27%、RA積は1σ値で5.0%をそれぞれ達成されている。ここで5%のRA積のバラツキは、Al2O3バリア膜の膜厚ばらつきに換算すると約0.01%に相当する。

低コスト特性

 LDD法によれば、300mmの装置であってもマルチカソードが場所をとることなく一つのチャンバー内で使える。この装置は酸化用と前処理洗浄用のプロセスを追加したクラスター装置構成をした300mmチャンバーであり、10カソードを有している。異なるサイズのウェーハに堆積してもほとんど差がないということはLDD法の大きな特性である。一つのサイズのウェーハで開発したプロセスは、そのまま違うサイズのウェーハに適用できる。これは研究開発で得られた結果を、量産へと移管を容易させる重要な特性である。
 高速堆積とそれぞれの積層膜の堆積の間の時間遅れが少ないこと、そして(すべての材料を堆積するのに1つのチャンバーしか要らないというくらい)ウェーハ処理の効率性など全てを組み合わせれば高い生産性が得られる。MTJ積層膜の堆積方法をTa5/PtMn15/CoFe2/Ru0.8/
CoFe2/Al0.8/Oxから
30s/CoFe1.5/NiFe3.5/Ta5(nm)にすると、典型的なプロセスで約9ウェーハ枚/時である。第2のチャンバーをクラスタシステムに取り付ければ、このスループットを2倍の18ウェーハ枚/時にすることができ、量産時には重要なポイントとなる。
 LDD法の生産性が高いという以外に別の利点として、非同軸斜め堆積法を含むスパッタターゲットとウェーハとの距離が長い従来の装置と比べて格段に堆積コストが安い。4)PtMn、IrMn、Ruといった高価な材料をLDD法で行うと、300mm生産ラインでは少なくとも1/2のコスト削減が可能である。
 LDD法は装置を大きくすることなく適度な大きさのターゲットを使うことができるので、ターゲット寿命が長く、次のターゲット交換・洗浄までに約4週間(24/7生産日)の連続稼動が可能である。定期的な非稼動時間(装置の管理に必要な16時間)後の速やかな真空回復との組み合わせにより、この特性は高効率な稼働を実現する。
 10ターゲットのLDDクラスター装置の先進的な設計と技術的なさまざまな工夫により半導体生産での信頼性を確保していると言える。良く設計された機構だけでなく、すべての補助手段と柔軟なソフトウェアが革新的LDDのマルチターゲットPVD装置を快適に動作させている。

謝辞

 B.Ocker、J.LangerとK.H.Schuller(独Singulus Technologies社)、G.Proudfoot(独Singulus Consultant社)とM.Pakala(米Grandis社)に、プロセス結果の提供や数々の有益な議論、示唆を頂いたことに感謝します。

* * * *
Wolfram Maassは、Singulus Technologiesのシニアマネージャで半導体装置部を率いている。ドイツRegensburg大学から1984年にPh.Dを受けて以来、多くのプロジェクトに参加して、半導体/ストレージ産業の薄膜堆積装置の開発、生産 にかかわってきている。
Yiming Huaiは、GrandisのCTO/副社長。以前は、さまざまな仕事についていたが、最近では米Read-Rite社にて薄膜部門シニアディレクタとしてハードディスク用高密度スピンバルブ記憶ヘッドの開発、生産を担当していた。カナダ、モントリオール大学より物理学のM.S.とPh.Dを受けている。
* * * *
参考文献
1. S.A.Wolf,et al.,”Spintronics:A Spin-Based Electronics Vision for the Future,”
Science,Nov.16,2001,p1488.
2. S.S.P.Parkin,et al.,”Giant Tunneling Magnetoresistance at Room Temperature With MgO (100)Tunnel Barries,”preprint,Nature,2004.
3. R.P.Cowbuurn,”The Future of Universal Memory,”Material Today,July/August2003,p.32 
4. T.Tsunoda,et al., A Novel PVD Tool for Magnetoresitive Random Access Memory(MRAM)Mass  Production,”Semiconductor Manufacturing,September 2003,p.154.
5. W.Kula et.al,”Development and Process Control of Magnetic Tunnel Junctions for Magnetic Random Access Memory Devices,”J.Appleied Physics,May 15,2003,p8373.
6. D.C.Worledge and P.L.Trouillions,”Magnetoresistance Measurement of Unpatterned Magnetic Tunnel Junction Wafer by Current-in-Plane Tunneling,”Applied Physics Letters,July 7,2003,p84. 

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト