無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細



2005年6月号
自己集合・自己接続が可能な
ナノワイヤ形成技術
 新しい技術により、自己集合・自己接続が可能で、ワイヤ形成と同時に電流を流すことのできるナノワイヤ形成技術が登場した。さまざまな用途に適用できるこのナノワイヤ形成の新技術は、表面構造と自己集合技術に依存する。

Alan Rae,

APeter Hauser

米NanoDynamics社

Allan Miller

ニュージーランド

Nano Cluster Devices社

 ナノワイヤは、半導体業界では重要なツールとなる。電磁放射、磁界、生物化学種に対応するセンサを作ることができ、またレーザセンサ、磁気測定ヘッド、水素センサ、通常の生体分子(グルコースなど)や異常分子(バクテリア、ウィルスまたは化学兵器など)用のセンサとしても活用できる。さらに、半導体ワイヤ蒸着を行うことでチップ間接続や新しい演算構造持ったトランジスタやLEDなどの新機能デバイスが実現できる。
 特に、センサの潜在市場は巨大かつ急伸しており、水素センサは今後燃料電池などが普及する「水素社会」で必須のものとなるであろう。今後これまで以上に、世界中の多くの人が、生活習慣病の一つである2型糖尿病にかかり深刻な問題になるため、グルコース(ぶどう糖)センサ市場も大きくなると思われる。
 ムーアの法則に従っていくと、形状は容赦なく小さくなる。電子の波長に近い10nmよりも小さい「量子の壁」に当たった時、分岐点に達する。そこから先は、チップ上に特別な機能を追加しCMOSデバイスの性能を強化するか、CMOSに取って代わる新しいトランジスタ構造を開発することが必要だ。
Advertisement
 従来のリソグラフィ技術だけでなく真空蒸着技術やめっき技術、CMPなどの平坦化技術(CMP)の発達によって、CMOS技術は現在の高度なレベルまでに押し上げられた。しかし、どのような技術にも必衰の時がやってくる。
 可視光の波長以下の微細な形状になると、UVやEUVさらにはX線や電子線でないと、微細形状に対して十分な解像度が得られない。このような高周波数帯では露光装置や検査装置などの撮像装置の費用は指数関数的に増大し、半導体工場の設備投資で大きな負担となる。
 同様に、先端プロセスではCMP工程はより複雑になり、プロセスコストは増加する。Siウェーハ(特に積層パッケージとして使用するために裏面研削されている場合など)は大量の薬液を消費しながら、使用された薬品のうち製品に反映される薬液はわずかであるため、ランニングコストや廃液の増加につながる。
 もし、ワイヤを電気的な接点に直接成長させることが可能であるなら、しかも既存の生産ラインの構成を変更することなく室温で行えるならば、すごいことではないだろうか?既存のリソグラフィを利用できればその利点は大きく、既存の半導体生産ラインにも適用できるだろう。原子クラスタ蒸着(Atomic Cluster Deposition)がこれを可能にする。何百個または何千個からなる原子のクラスタが、上流工程で加工した溝に導入されると同時に、原子が互いに結合し合ってワイヤを形成する。
 ナノワイヤと自己集合技術は、長年にわたって議論されている。ソース/ドレイン間のチャネルやトランジスタ間の配線にカーボンナノチューブ(CNT:Carbon Nanotube)を使って、トランジスタ性能を著しく向上させたという研究が、最近大きな注目を集めた。電子はSiデバイス中よりも高い移動度でCNT中を流れるため、CNTはより高い電流密度を得ることができる。さらに、CNTの抵抗が低くなればSiデバイスよりも発熱を抑えられる。
 データを見るとトランジスタ性能が著しく向上するということは分かっているが、基本的な問題はこれをどうのようにして量産可能なプロセスにするかである。現在の技術では、CNTを基板表面上に塗布し、それから原子間力顕微鏡(AFM:Atomic Force Microscope)を使って一つずつCNTを配置させている。1個のトランジスタを配置するのに、この方法では数時間かかる。今日の最先端MPUには5000万個以上のトランジスタが搭載されているため、現実的ではない。
 これに代わるアプローチとして、単純な「ボトムアップ」アプローチを使用してナノワイヤの集合を誘導し、自己接続できる手法を紹介する。ここでは、トランジスタ表面とコンタクトパッドの間をさまざまな材料のナノクラスターを利用し、成熟している簡単な蒸着プロセスを適用した。

原子クラスター蒸着

 数ナノメートル規模の構造、例えばナノワイヤは、ナノスケールの粒子からなる原子クラスタを使えば、簡単な真空蒸着法で形成することができる。この方法は、すでに世界で複数の研究グループが注目している。クラスタが基板上に拡散し、凸凹したグラファイトの表面に配列させることができる。そのため、ワイヤのようなクラスタ鎖状構造を生成することが分かっている。
 原理上はクラスタのサイズによってワイヤの幅を制御することが可能であるため、この方法に対する期待は大きい。しかし、これをさらに進展させるためには、ナノ粒子を結合しワイヤを形成させる方法を見つけることが重要だ。しかも、半導体製造プロセスと互換性がないといけない。その結果、精密に配置させたワイヤを非導電性の基板に形成することが可能になる。このようなナノワイヤが実現すれば、さまざまな分野での応用が可能だ。さらに、ナノワイヤが低温量子輸送や熱電効果を調査する手段ともなり得る。

図1 クラスターを形成する材料はソースチャンバ内のるつぼに収められている。

 V型溝は半導体ヘテロ構造ナノワイヤの成長に利用されてきたが、それをテンプレートとしてクラスタ集合を制御できることは認識されていなかった。米Nano Cluster Device社(NCD)の手法では、ワイヤはSi基板上のV型溝内に電気的な接点の有無に関わりなく形成された。
 この方法は、基本的に凝集原に不活性ガスを使って、クラスタビームを生成させるというもの。クラスタ速度は、注入する不活性ガスの流量で制御されている。クラスタがV型溝の側壁に高い速度で衝突するため、摩擦力よりも運動量の方が大きくなる。このような条件下では、クラスタは最終的に各V型溝の先端まで滑り落ちたり飛び跳ねたりする。このV型溝にクラスターが集まり、集合してワイヤを形成する。この方法では、非常に規則正しくクラスタを配列できるだけでなく、ワイヤが形成されるのと同時に電気を流すことも可能である。ワイヤの幅は蒸着時間や蒸着クラスタのサイズ、速度によって制御できる。

ナノワイヤ集合を誘導する方法

クラスター生成:
クラスタを形成する材料は、ソースチャンバ内のるつぼに収められている(図1)。るつぼの温度は、るつぼの底に取り付けられた熱電対を通して監視・制御されている。るつぼの温度が十分に上昇し、蒸気圧が0.1〜1.0mbarに到達すると過飽和状態になり、蒸気からクラスタがチャンバ内に成長する。この成長プロセスは不活性ガス、この場合はArの存在に依存する。一連のノズルと差動排気ステージがクラスタビームを超高真空蒸着チャンバへと誘導する。蒸着チャンバにはクライオスタットが備えられており、蒸着や温度測定(4Kまで可能)、蒸着速度のモニターも行える。接点を持つ試料は市販のチップパッケージ内にAlのボンドワイヤと共に収められている。チャンバ内へ通電させることにより、蒸着中のV型溝の伝導率がモニタでき、伝導が得られた時点で現在の電圧を測定することができる。注入したガス流量に対する蒸着速度はソースの温度で調節することができ、試料とクラスタビームの反対側に搭載した水晶膜厚モニタ(FTM:Film Thickness Monitor)により監視されている。蒸着を行う前にFTMを使用して安定した蒸着速度を確立し、それから基板ホルダーをFTMの前面に移動させる。この蒸着プロセスは、通常試料を室温で実施している。

V型溝のある基板の準備

図2 Siウェーハ上の酸化皮膜のスロットをV型溝にした。これはリソグラフィと反応性イオンエッチング、KOHエッチングによって実現した。

 サンプル処理には、Si基板に厚さ120nmのSiO2を堆積させたウェーハを使用する。リソグラフィと反応性イオンエッチングでSiO2中に形成したスロットを、40wt%KOH水溶液に5%IPAを加えた混合溶液でウェットエッチングを行い、V型溝(図2)を形成した。熱酸化プロセスでV型溝に厚さ120nmのSiO2でパッシベーションした。
 V型溝へのAu接点はリソグラフィで形成し、NiCr(接着層)/Auを蒸発させ、厚いレジストの除去にはクロロベンゼンを使用した。これにより、デバイス接点は主要な3×3mmデバイス領域全体とV型溝の頂点にまで広がった。最後に、フォトレジストを再び基板全体に塗布し、V型溝とボンドワイヤパッドを隔離するようにパターンを形成し、浸透路から接点への伝導がないようにした。
 NCDの研究の多くは、これまでSbやBiのナノ構造に注力してきた。それは、セミメタリック材料には興味深い電気特性があり、取り扱いやすいためである。しかも標準的な技術で広範囲の材料を製造することができる。
 リソグラフィでパターン形成した基板にクラスタが衝突するとワイヤが生成される。ワイヤは、In-situの伝導率測定や、走査型電子顕微鏡(SEM)および電界放射型SEM(FE-SEM)によって特性の評価ができる。
 溝の頂上に形成させた3本のワイヤの写真を図3に示す。この場合、ワイヤ幅は約1μmであるが、20〜30nmのクラスターを使用するとワイヤは5μmのV型溝で50nmまで小さくなることが検証されている(図4)。V型溝とクラスタの大きさの比率を1:100に保ったまま、より小さなV型溝とクラスタを使用できれば、計算上、直径10nm未満の非常に細いナノワイヤを高精度に配置することが可能になる。これは、今後最も高度なリソグラフィ技術を使っても達成できないほど、ずっと小さな自己集合ナノデバイスを可能にする重要な第一歩となろう。ワイヤ幅は、単に蒸着するクラスタの数(蒸着時間)とクラスタの大きさで制御され、いずれも容易に制御することができ、再現性があるということを強調しておく。この技術の最も驚くべき特徴の1つは、各V型溝間の平坦域にはクラスターがほとんど観測されないことである(図3)。並列に結線されてしまう可能性がないため、これは明らかに大きな利点となる。平坦域にクラスタが見られないのは、クラスタが平坦域から跳ね返るためだ。V型溝の壁上方にクラスタがないのも同様にこの跳ね返り効果が原因である。クラスタは、単純に頂点に向かって跳ね返る(または滑り落ちていく)。

図3 3個のV型溝の頂点で自己集合したSbのワイヤを示す。V型溝間の平坦域にはクラスターがほとんど見られないことに注意。
図4 5μmのV型溝で20から30nmのクラスターを使用すると、ワイヤは50nmまで小さくできることが実証された。図で示されているのは100nm未満のクラスター集合のワイヤ。

 この跳ね返り・滑り落ち効果は、クラスタの速度やサイズによって制御がすること可能だ。クラスタの速度やサイズ自体もクラスタ源に供給される不活性ガスの流量によって決定される。この効果は少なくとも定量的には跳ね返る液滴を説明するモデルで理解できる。BiクラスタはSbクラスタより基板表面への密着性が大きい。そのため、Biクラスタの運動エネルギーを十分に上げV型溝で跳ね返るようにするためには、より高い速度あるいはより大きなクラスタが必要になる。
 クラスタの蒸着を行う前に、V型溝の両端に電気的な接点を作製しておけば、すぐに通電が観察することができ、その場で電気特性の評価を行える。室温におけるSbのナノワイヤの抵抗は10〜20kΩであるが、この抵抗はSbワイヤ幅400nmまでは規定どおり得られた。バルクのSbの伝導率が低いのは、主にこの比較的高い抵抗が原因である。これは粒状のワイヤであるため、本質的に単結晶のワイヤに比べ電荷の散乱が多いためである。電流を流してアニールを行うと、ワイヤの伝導率を大きく増加できる。電流がクラスタを融合させ、ワイヤの粒度を制御できるのだ。ガス感知アプリケーションの中には、粒度の高いワイヤを好むものもあるが、ほとんどの電子デバイスでは結晶性ワイヤが好まれる。
 最後に、めっき技術を使えばクラスタ材料以外の材料でもワイヤを形成できることが分かっている。図5では、100nm未満のSbワイヤをエッチマスクとして使用し、クラスタ蒸着前にV型溝のついた基板上へ蒸着させたAu膜上へのパターン転写が図示されている。この技法によって生成された金線も幅100nm未満であった。

図5 Sbのクラスター集合ナノワイヤをエッチマスクとして使用したV型溝の頂点におけるAuワイヤの生成(左)。右上の写真は、SbのエッチマスクとArプラズマエッチングによって作成されたAuワイヤ。右下の写真は、ワイヤの形態を高倍率で示したもの。


最小ワイヤ幅50nmも達成できる

 さまざまな用途に適用できるこのナノワイヤ形成の新しい技術は、表面構造と自己集合技術に基づいている。この自己集合・自己接続するナノワイヤにより、ナノワイヤが形成されるのと同時に電流が流れる。この技術で、Ag、Si、Bi、Sb、Cuのナノワイヤの生成に成功した。形成するワイヤの最小幅は50nmを達成し、同じデバイス上のリソグラフィによる最小寸法の1/100となった。また、クラスター集合したナノワイヤをエッチマスクとして使用し、クラスター材料以外の材料を使用することで幅の狭いワイヤの作成も可能であることが実証された。

* * * *
Alan Raeは、NanoDynamicsのマーケティング・事業開発担当バイスプレジデントであり、ナノ技術の実用的・商業的アプリケーションの開発者である。1999年から2004年までは米Cookson Electronics社の技術担当副社長を務めていた。iNEMI (International Electronics Manufacturing Initiative)の研究開発責任者、JISSO North America Committeeの委員長、Industrial Advisory Board of SMTA (Surface Mount Technology Association)の会員でもある。米Aberdeen大学にて化学の理学士、エンジニアリング材料の博士号を取得し、TyneのNew Castle大学よりMBAを取得している。
Peter Hauserは、NanoDynamicsのマーケティング・事業開発担当バイスプレジデントであり、ナノ技術の実用的・商業的アプリケーションの開発者である。1999年から2004年までは米Cookson Electronics社の技術担当副社長を務めていた。iNEMI (International Electronics Manufacturing Initiative)の研究開発責任者、JISSO North America Committeeの委員長、Industrial Advisory Board of SMTA (Surface Mount Technology Association)の会員でもある。米Aberdeen大学にて化学の理学士、エンジニアリング材料の博士号を取得し、TyneのNew Castle大学よりMBAを取得している。
Allan Millerは、ニュージーランドのカンタベリー大学のナノクラスター研究プログラムから商業的に独立したNano Cluster Devices社のCOOであり、IEEEおよびIEEE communications societyの会員である。カンタベリー大学より最優秀の成績で工学士を取得し、電力品質のリアルタイム測定に対する信号処理と並列演算アーキテクチャの応用を専門として電気・電子工学で博士号を取得している。また、南クイーンズランド大学よりGraduate Certificateを取得している。
* * * *
参考文献
1. J. Schmelzer Jr., S.A. Brown, A. Wurl, M. Hyslop and R.J. Blaikie, “Finite-Size Effects in the Conductivity of Cluster Assembled Nanostructures,”Phys. Rev. Lett., 2002, Vol. 88, No. 2, p. 226802
2. J.G. Partridge, et al., “Templated Cluster Assembly for Production of Metallic Nanowires in Passivated Silicon V-Grooves,”Microelectronic Engineering, 2004, Vol. 73-74, p. 583.
3. J.G. Partridge, et al., “Template Assembled Antimony Cluster Mesowires and Nanowires,”Nanotechnology, 2004, Vol. 15, p. 1382.
4. J. Partridge, et al., “Formation of Electrically Conducting Mesoscale Wires Through Self-Assembly of Atomic Clusters,”IEEE Trans. On Nanotechnology, 2004, Vol. 3, p. 61.

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト