無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細


2005年7月号
歪みSi技術の最新動向
Laura Peters
＊　＊　＊　＊
図1　様々な種類の応力技術手法と最大移動度。SiGe応力バッファ層やソース/ドレイン（S/D）技術、応力ライナー膜を含む（出典：ベルギーIMEC社）
図2　引張応力（上部）および圧縮応力（下部）のある窒化膜が成膜されている。シリサイド形成後とILD成膜/コンタクト形成前にエッチングを行っている（出典：米IBM社）
　米国Semiconductor Internationalのホームページにある最新テクノロジウェブキャスト「What’s Happening in Strained Silicon？」で、ベルギーIMEC社のSerge Biesemans氏、東芝のKen Uchida氏、米IBM社のRama Divakaruni氏が、図1に示したようなローカル歪みとグローバル歪みの違いについて述べている。
　IMECのCMOSデバイステクノロジのディレクタBiesemans氏は、単にチャネル中のキャリア移動度を上げるためだけでなく、ソース/ドレイン間の直列抵抗を低減させる上でも歪み技術は大変重要であると述べている。
　歪みSiによりMooreの法則に従うことが可能になった。量産可能なHigh-k ゲート絶縁膜がないため、半導体メーカーは酸化窒化膜を使い続けることになった。Biesemans氏によれば、酸化膜の厚さを薄くすることができなかったため、直列抵抗値を小さくし十分な飽和電流Idsatを流すために新たな微細化パラメーターが必要になった。
　IBMシステム/技術グループのシニアスタッフメンバーのDivakaruni氏は、非応力薄膜から二重応力ライナー膜に変更することで、n型MOSトランジスタ中の実行駆動電流が15％、p型MOSトランジスタ中では32％向上することを実証した。同氏は、従来の90nmCMOSプロセスでトランジスタ性能を24％向上させることができ、65/45nmノードへの移行も容易だと述べる。（図2）
　グローバル歪みは、Ge濃度が20％の時で80％の移動度向上を行うことができる。グローバル歪みは、通常SiGeがその上にある歪みSiで、約3〜4μm厚のバッファ層を緩和させウェーハ全体に渡って歪みを発生させる。残念ながら100nm以下のデバイスの場合、グローバル歪みの移動度改善の効果が少なくなり、ゲート幅を縮小化させたとしてもIdsat は10％程度しか上がらない。
Advertisement
　東芝のUchida氏はウェーハ曲げ装置を使って、バルクSiや超薄型MOSFETデバイス中での単軸、二重軸応力効果の比較を行った。<100>デバイスと<110>デバイスの両方でキャリア移動方向に沿って、単軸応力がかけられた。電子移動度は電界の関数として計測した。電子移動度は応力を二重にかけたウェーハで最大になり、その次は<100>方向のみ、<110>方向のみとなった。しかし同氏によれば、高電界下ではほとんど差がなかったという。正孔移動度の場合、<110>方向の応力で移動度が高くなるが、二重軸応力では移動度が減少してしまう。<100>方向の応力ではわずかしか改善されない。これら移動度の計測結果は、ピエゾ抵抗係数の計算結果と定量的に一致した。
　TSOIが7または3.5nmの場合でも、単軸応力をかけると超薄型MOSFETデバイスに対して非常に大きな効果があった。7nmの超薄型MOSFETデバイスの移動度向上比率はバルクFETとほぼ同等であった。3.5nmの超薄型MOSFETデバイスに関しては、サブバンド構造技術と歪み技術を合わせて、移動度の改善が行われている。

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト