無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細


2005年8月号
「2005 Symposium on VLSI Technology」が
京都で開催
45/32nmに向けたソリューションが多数登場
Kazuo Tsuchiya
＊　＊　＊　＊
　今年で25年を迎えた「VLSI Technology Symposium」は、2005年6月14日から16日まで京都で開催された。今回は13カ国から255件の論文が集まり、その中で90件の論文が採用された。全体的な傾向としては、バルク基板に部分的にSOI（Silicon on Insulator）領域をもつハイブリッド基板に関するものや、45/32nmに向けたデバイス技術、歪みの挙動に関するもの、FinFETのような三次元トランジスタ、High-k絶縁膜/メタルゲートに関する技術、70nm以降のメモリーデバイスの微細化に関するものが集まった。

高速化にさまざまなアプローチ
Advertisement


　「Advanced CMOS TechnologyI」のセッションでは5件の論文発表があった。このセッションでは、次世代に向けてデバイスの高速化技術のさまざまな技術的なアプローチが発表された。
　まず、米IBM社とソニー、東芝、米AMD社が、共同でSOI基板にDSL（Dual Stress Liner）膜を堆積させたゲート長が35nmの高性能CMOSデバイス技術を発表した。SOIにはPDSOI（部分空乏型SOI）プロセスを使用した。ゲート電極にはNiSiを採用し、ゲート長35nmで絶縁膜の膜厚が1.05nmという構造になっている。ゲート長のばらつきを抑えるためにAlternating PSM（Alt-PSM）を採用した。配線プロセスのLow-k絶縁膜にはSiCOHを使用し、76MビットSRAM（セル面積0.65μm2）をキャッシュメモリーとして搭載したデュアルコアのMPUを試作した。また、M2ではなくM1にビットライン配線を行うことで、配線容量を抑えアクセススピードを向上した。（8A-1）
　同じくIBMは、32nm以降に向けてSRAMセルの安定性を6T-SRAMと8T-SRAMで比較検証し、トランジスタ数が2個増えるが8T-SRAMの方が、安定性がよく微細化に有効であると発表した。（8A-2）
　伊仏合弁のSTMicroelectronics社と米Freescale Semiconductor社は、45nmノード技術を使って汎用SRAMを試作した。低コストで作製するためバルクSi基板、Poly-SiゲートおよびSiONゲート絶縁膜を使用した。一方で、歪み技術を採用し移動度を向上させ、SRAMの性能を上げている。（8A-3）
　日立製作所とルネサスは、65nm以降に向けてゲート絶縁膜とゲート電極の界面にHfを極微量添加することでゲートの仕事関数を変化させ、リーク電流の低減とキャリア移動度を向上させる技術を発表した。両社は、極微量のHfを添加したCMOSトランジスタを試作し、Hfを添加しない場合とキャリア移動度を比較した。ゲート絶縁膜の膜厚が1.8nmのLSTP（Low Standby Power）デバイスで、消費電力が一定のままキャリア移動度が20％以上向上したことを確認した。さらに、ゲート絶縁膜の膜厚が1.2nmのLOP（Low Operation Power）デバイスでは、キャリア移動度が15％以上向上したことを確認した。（8A-4）
　Freescaleと台湾TSMC社は、歪みSOI技術の発表を行った。仏SOITEC社のウェーハ接合技術を使用し、歪み基板を接合するときの熱安定性を向上させたことにより、ゲートリーク電流やSRAMのビットラインの動作を改善することが可能になった。また、微細化における問題も解決された。（8A-5）

低リーク電流と低消費電力への取り組み

　「Advanced CMOS TechnologyII」のセッションでは、5件の論文が行われた。リーク電流や消費電力をどのように低減するかについての発表が行われた。
　まず、IBMがメタルゲート/High-k絶縁膜を使ったFDSOI（完全空乏型SOI）の技術について発表した。材料とプロセスの最適化により仕事関数を調整し、適切なしきい値電圧の設定を行った。ゲート絶縁膜の厚さが1.4nmと薄いにも関わらず、リーク電流が0.2A/cm2と低い。Poly-Si/SiO2構造のリーク電流と比較して6倍も改善することができたという。（12A-1）
　NECは、HfSiONゲート絶縁膜とボディバイアス方式を組み合わせて携帯機器向けの超低待機電力デバイス技術を発表した。チャネルやオフセットスペーサ、イオン注入条件を最適化することで、ゲート長を55nmまで縮小化させることができた。また、フェルミレベルピニング効果を利用することで、チャネル中のドープ濃度やドレインリーク電流を低減させることが可能になった。（12A-3）
　韓国Samsung Electronics社は、S3（Stacked Single-crystal Si）技術を使って高密度で高速動作する288MビットのSRAMを65nmプロセスで試作した。2004年12月に開催されたIEDM 2004（International Electron Devices Meeting 2004）でも512MビットSRAMの発表を行っているが、それは低消費電力向けのSRAMであった。今回は低温・低抵抗のプロセスを採用しデバイスの高速化が図られている。具体的には、CoSiやCoバリアメタル膜、低温プラズマゲート酸化、スパイクRTAアニールが使われている。（12A-4）
　この他、東芝と日本原子力研究所が、CMOSのラッチ回路におけるソフトエラーについての研究成果を発表している。ソフトエラーの加速試験にプロトンビームを使用し、回路レイアウトに起因することを明らかにした。回路レイアウトを最適化することでソフトエラーを70％低減させた。（12A-5）

最適な仕事関数を求めて、体系的な材料の調査が進む

　「Metal Gate Technology」のセッションでは、5件の論文発表があった。ここでは、メタルゲートを集積させる方法とCMOSデバイスに適した仕事関数を得るために体系的なメタルゲート材料の調査結果が報告された。
　まず、シンガポール国立大学らは、仕事関数を調整することができ熱安定性のよいメタルゲート材料の調査結果を発表した。TbやEr、Ybなどの様々なランタノイド元素をMNx（メタルナイトライド）に入れ、1000℃で熱処理した後でもMNxの仕事関数を4.2〜4.3eVに調整することができた。また、メタルゲートの熱安定性についてのメカニズムも調査が行われ、その結果についても報告されている。（4A-1）
　これと別にシンガポール国立大学は、Al置換とPtxSiをHigh-k絶縁膜上に形成したデュアルゲートインテグレーションについて発表を行っている。これらの仕事関数の差が大きく、フェルミレベルピニングの影響を受けない。（4A-4）
　IBMは、さまざまな金属/HfO2/SiO2構造に対してエネルギーレベルバンドを実験的に求め、WやRe、TaSiNの仕事関数を測定した。仕事関数や酸化膜の電荷密度にメタルゲート成膜がどのような影響を与えるかについても調査が行われている。（4A-2）
　米SEMATECHは、TaSiNやMoSiN、HfSiN、TiSiNなどのアモルファス状の金属の仕事関数や物理的特性について体系的に調査した。1000℃でアニールを行った後、これらの仕事関数は4.16〜4.8eVで次世代デバイスのメタルゲートとして使用できると報告した。（4A-3）
　また、SEMATECHの別のグループは、HfO2ゲート絶縁膜上にTaSiNとRuのデュアルメタルゲートのプロセス開発結果とデバイス特性について発表した。TaSiNをウェットエッチングするとHfO2に与える影響を最小限に抑えることができる。Ru/TaN/Poly構造（p型MOS）とTaSiN/Ru/TaN/Poly構造（n型MOS）をドライエッチングして、ゲート長85nmのCMOSデバイスを作製した。（4A-5）

NiSi FUSIプロセス
フェルミレベルピニングの制御が課題

　「FUSI Metal Gate Technology」のセッションでは、富士通研究所がトランジスタのゲート電極全体にNiシリサイドを用いても、しきい値電圧を実用レベルで制御できる技術を開発したと発表した。これにより45nm世代のトランジスタでゲート絶縁膜の薄膜化に頼らず、性能を約15％向上させることが可能になったと発表している。（5A-1）
　NECは、ゲート電極のNi/Si成分とHfSiONのHf/Siの成分がCMOSのしきい値を適切に設定するのに重要なパラメータであると突き止めた。ゲート/ゲート絶縁膜の界面でHf-Si結合の量がフェルミレベルピニングを制御する鍵となっている。結晶相を制御した完全NiSiとHf濃度50%のHfSiONにより適切なしきい値電圧を得られるようになった。また、性能も改善され十分な信頼性も確認されている。（5A-2）
　半導体MIRAIプロジェクトは、HfAlOx中のAl濃度を変えてフェルミレベルピニングの位置を制御し、しきい値を調整する方法を発表した。（5A-3）
　ベルギーIMECは、NiSiやNi3Siの完全シリサイド化プロセスについて発表した。実際にゲート長30nmのデバイスを作製しその特性が良好だったことを示した。NiSiの完全シリサイド化は2ステップのプロセスで行った。IMECは、NiSi FUSIプロセスの微細化および集積化における問題点を明らかにし、その問題への解決法を提案している。（5A-4）

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト