無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細


2005年8月号
Wafer Processing
選択エピプロセスで塩素が不要に
Peter Singer
＊　＊　＊　＊
　英Innos社がCl2やHClが不要なソース/ドレイン形成用の選択エピタキシャル成長技術を開発した。Innosは研究開発会社で、以前は英Southampton大学の英政府の補助を受けた研究開発機関だった。Cl2やHClは腐食性が高く、ローディング効果が大きいため、使用量の削減が強く求められていた。
Advertisement
仏LETIや仏Paris Sud大学、KTH、スウェーデンChalmers大学、英Liverpool大学Surrey校とSouthampton校の共同開発プロジェクトFramework 5SIGMOSで行われた。 「エピタキシャル成長における選択性は、Framework 5 SIGMOSの成長プロセスで制御できる」とInnosの技術アドバイザーでSouthampton 大学教授のPeter Ashburn氏は述べる。SiH2Cl2はSi表面をエッチングするため非選択エピ成長を行い、SiH4/SiH2Cl2の比率が1：1から3：1で選択エピ成長が行われるという、一般的な高圧（10〜Torr）CVDや超高真空CVD（1〜40mTorr）とは異なり、このエピ成長は1Torrで行われる。
　このプロセスは、いくつかのメリットがあるとInnos のセールス・マーケティングマネージャAlec Reader氏は述べている。「その中でも大きいのは、極めて浅い接合が形成できることだ。例えば、エレベーデッド・ソース/ドレインを拡散層に使用する場合、少量の不純物を拡散させるだけで極浅接合を形成できる。
図　80nm MOSFETトランジスタのエレベーデッド・ソース/ドレイン形成後の断面SEM画像。エピ成長は775℃で行われた
（出典：英Innos社）
　基板のコンタクト領域は小さくなるが選択成長された領域は大きいので電気的なコンタクトは向上する」。SouthamptonのInnosの研究者は、50nm MOSFET用エレベーデッド・ソース/ドレインを形成した。表面は平坦を保ちNスペーサ膜へのファセットは確認されなかった（図）。 「これらの小さなソース/ドレインにビアを合わせるのは難しい。もし、選択エピによりこの領域を大きくできれば接合は容易になる。また、平坦性も向上できリソグラフィ工程でもメリットとなる」（Reader氏）。
　電気的特性では良好なしきい値下の特性を維持し、S値は102から81.9 mV/secに改善し、エレベーデッド・ソース/ドレインの厚さは50nmから100nmに増加した。しきい値電圧のロールオフとドレインが誘発するバリア低下も向上した。リセスソース/ドレインの厚さの増加に伴いIonとIoffの低下が見られたが、全体的なIoff/Ionトレードオフは変わっていない。

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト