無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細



2005年9月号
Inspection, Measurement and Test
計測できないものを測定する
Alexander E. Braun
* * * *
 2005年3月に米国テキサス州ダラスで開催された「2005 International Conference on Characterization and Metrology for ULSI Technology」で多くの議題が取り扱われた。その中で、米SematechのAlain Diebold氏は、ナノエレクトロニクスの領域を踏み入れ、次の10年間でCMOS技術をこれまでにない材料や革新的なデバイス構造を取り入れることができれば、ナノトランジスタのゲート長は10nm未満に縮小することができると指摘した。
Advertisement
 このことは1つのチップあたり約20億の機能を実現できることを示唆している。ナノエレクトロニクスの分野ではデバイスの電気特性が変わっているため、これまで使用されてきた計測技術をナノエレクトロニクスの電気特性という観点からもう一度考え直す必要がある。これは近原子レベルの特性評価を行う必要があることを意味している。つまり、ナノサイズの構造では界面状態だけでなく量子効果を考慮した光学モデルを適用しなければならない。
 計測技術と特性評価は直ちに関連付けることができる。歪みSi中の移動度、ゲート長のばらつきまたはトランジスタのリーク電流に影響を与えるLER(Line Edge Roughness)などのように、デバイス設計を行う上で挙動を示すモデルを使って測定する計測技術が数多くあるとDiebold氏は言う。問題は、チャネル中の歪みのように直接測定することができないものが増えてきていることだ。このためモデリングが必要不可欠になってきている。
 モデリングは測定できる物理量と、例えば成膜装置の膜厚などのように制御すべき特性を結びつける1つの方法である。そしてこれをどのように装置を動作させるかということと関係付けている。つまり、次の処理工程に進んだウェーハロットの情報を取り込み、生産ライン中の処理工程から電気特性のデータを取り出して、現在プロセス装置で行われているウェーハをどのように処理するかを決定するのである。簡単に文献で調べたところこのようなモデリングはまだ研究段階にあるようだ。米Intel社ではトランジスタの有限要素解析を行ってきた。これを行うにはトランジスタ構造の正確な知識が必要になる。例えば、SiN膜の応力から、トランジスタゲート周辺およびソース/ドレイン上部のSiN膜の形状をモデリングすることが可能である。また歪みを考えた場合、その応力がチャネルにどのような影響を及ぼすかをモデリングすることができる。このように量子力学からトランジスタチャネルの移動度の二次モデルを導き出すことができる。
 測定できるもの(例えばSiN膜の厚さ)を最終的に電気的なモデルと関連付ける複雑なモデリングを行えば、トランジスタの駆動電流を推測することができる。
図 モデリングは、実際に直接測定することができないものを測定する方法の1つになってきている。モデリングは特性評価を行う上で重要な役割を果たすと考えられる
プロセスパラメータを決めるためにモデルが使われる。そして、このモデルは寸法または他の特性がトランジスタの性能から生産性まで幅広く推測するのに応用することができる。モデルは生産の多様性やトランジスタ特性への影響を考慮することも可能である。生産性を考慮して、チップ内のトランジスタ電流をどの幅で持たせるかということを取り入れたモデルを構築することが必要となってくるであろう。しかし、このモデルはSiNの膜厚幅を決めるモデルと矛盾したものになるかもしれない。一般的に膜厚は計測できるものであるが、埋め込みチャネルの応力を計測することは不可能である。これらのモデルはナノテクノロジーにはなくてはならない計測技術になるであろう。
 これまで多くの場合計測技術は一歩遅れて実現されてきた。32nm以降に移行するためには、モデリングと測定技術の関連付けがプロセス開発よりも先に行われる必要があるだろう。トランジスタや配線の開発を行うために特性をモデルリングするだけでなく、電気特性データを得るためにウェーハを実際に処理し、両者の一致を確かめなければならない。これには破壊分析による物理特性評価が必要となるであろうが、量産を始める前に必ず行わなければならないことである。

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト