無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細


2005年9月号
Semiconductor Packaging
継続するSi基板の検討
John Baliga
＊　＊　＊　＊
　フリップチップ技術の始まり以来、パッケージ基板としてSi材料の使用が検討されてきた。基板の熱膨張係数（CTE: Coefficient of Thermal Expansion）がチップとぴったり一致するからだ。Si基板上でピッチの細かい配線が加工しやすいという理由から、最近Siはシステムインパッケージ（SiP）基板の材料として使用されるようになった。大日本印刷とウエイスティー（Worldwide Electronic Integrated Substrate Technology）は、Electronic Circuits World Conventionにおいて貫通ホールのSi基板についての研究結果を発表した。
　Siは、主にチップとSiPの間の高密度配線に使用されている。この間は回路基板への接続密度が非常に高いわけではない。貫通ホールは回路基板との高密度配線化に向けても有益となる。これから5年間でBGAボールピッチは200μｍ未満になると予測されている。 有機材質の場合はボールピッチをこれほどまでに微細にすることは難しいが、Siならば間違いなくこれが可能になる。
Advertisement

　発表された研究では、SiはSiPのインターポーザとしてのみ使用されていた。多層Cu-BCB配線構造はSi上に形成され、貫通ホールはボードとのエリアアレー接続を施すためにのみ使用されていた（図1）。上層には5μｍのライン&スペースと30μｍのランドがある20μmのビアがある。貫通ホールの直径は10〜300μｍでSiの厚さは170〜300μｍであった。
　貫通ホールの形成には、2つの手法が用いられた。ICP-RIE（Inductively Coupled Reactive Ion Etch）プロセスを使用して貫通ホールの形成を行い、貫通ホールを別の面から露光するために裏面研削を行った。1つ目のプロセスではCuプラグ形成の前に面研削を行い、もう1つのプロセスではCuプラグ形成後に裏面研削を行っている。
　両方の場合において、Siはエッチングでホールを開口した後に熱酸化を行い（800nm）、MOCVD（Metal-organic Chemical Vapor Deposition）でTiN接着層（30nm）を蒸着する。プラグ形成より先に裏面研削を行う場合、プラグはCuをTiNバリア上に電解めっきをして形成された。もう1つの場合ではCuシート層が電気めっき前に形成された。
　TiNバリア層が使用されるという条件で、熱サイクル試験と温湿度バイアス試験によって基板の充分な信頼性が確認された。CuとBCBの組み合わせによる電気的なテストでは、10GHzをはるかに超える性能を示していた。
　基板材料としてのSi使用に対する懸案としては、Siを無駄に使用してしまうという認識がある。これは実際にあまり問題ではない。Siの価値はSi基板の上に何が作られるかで決まるからである。最先端のICに含まれるSiのコストは配線構造の形成に比べると小さい。Si基板のコストは同じアプリケーションで他の材料が使用される場合のコストと比較するべきだ。
図　Si SiP基板は、チップとボード間の通信が高速で高密度な配線をサポートする
　数年間検討されてきたもう一つの懸念点に、Si基板上への電力調整回路の搭載がある。今回の発表では提示されていないが、電力調整回路をSiP基板に配置することは、低電力化が進みピーク電流は増え続ける中で、考慮するべき点となっている。基板材料内に電力調整回路を配置することは魅力的な選択肢になるだろう。
　貫通ホールがあるSi基板のアプリケーションとして、三次元（3D）ICがある。3D ICは、特定のアプリケーションでしか使用されていないが、現在注目を集めている。その関心の一つとしてチップの貫通ホールがある。Siインターポーザに十分な研究がなされていけば、より多くの人が3DICを使用できるようになろう。
　パッケージ基板材料へのSiの使用は、高速処理で高密度なパッケージングアプリケーションに適用可能であるだけには留まらない。CMOS性能の限界が近づくにつれ、業界はこのような代替案を検討しなければならない。
＊　＊　＊　＊
参考文献
1. J-STD-012, Joint Industry Standard, Implementation of Flip-Chip and Chip Scale Technology, The Institute for Interconnecting and Packaging Electronic Circuit (IPC), January 1996.
2. J. Baliga,“System-in-Package Uses Silicon Substrate,” Semiconductor International, August 2004, p.32

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト