|
|
|
 |
|
図 歪みエピSiGeソース/ドレイン領域にあるp型MOSトランジスタのNiSiゲート構造全体を捉えたXTEM画像。p型MOSゲートが完全にシリサイド化されている様子が分かる
(出典:Intel社) |
|
|
TI社は、酸化膜換算膜厚(EOT: Equivalent Oxide Thickness)1.7nmの窒化ゲート酸化膜(SiON)を使ったCMOS製造プロセスによるNiSi FUSIトランジスタを製造した。この研究ではn型MOS多結晶Siゲートに予めAsとPを注入し、ゲートのパターン形成前にキャップ層を堆積させ、従来型のCMOSプロセスでシリサイドを形成する。次に、キャップ層で多結晶Siゲートを保護しながらCoSi