2006年3月号

レジスト剥離プロセスで 課題となる選択性

Aaron Hand

さまざまな新素材とさまざまなプロセスに対応したレジスト剥離技術を求めている各社は、プラズマアッシングと完全ウェット洗浄、そしてその中間にあるすべての選択肢を天秤にかけ、検討を進めている。ここで挙げられる重要な課題の中には、スループットに大きな影響を与えずに、高い選択性を確保すること、基板に対するダメージをゼロに抑えることがある。

＊　＊　＊　＊

図1　フォトレジスト剥離プロセスでは、複数の競合する課題が存在し、特にLow-k材料などの新しい材料の導入で、超えるべきハードルは高くなる （出典：米DuPont EKC Technology社） 　エッチングやイオン注入後のレジスト剥離においてプラズマアッシングが地位を確立し、ほとんどのバルクレジストの除去工程でウェットプロセスから置き換わった。また残渣の除去に一部使われ始めたのは、ほんの10年前のことだった。1） 　米Mallinckrodt Baker社の機能化学品部門プロダクトマネージャを務めるGary Dailey氏は、20年前にこの業界で働き始めたときにはウェットプロセスしかなかったと振り返る。何年もの間、レジスト剥離にはウェットプロセスしか存在しなかったが、高価な薬液をなくすようにドライプロセスへ全面的に移行するという噂は絶えずあった。エッチングプロセスの技術は向上したが、それでもアッシング処理を行った後には、何らかの薬液による洗浄が必要だったとDailey氏は語っている。それ以降、業界はウェットプロセスとドライプロセスの間を行ったり来たりすることになる。「Al配線の時代はウェットから始まり次第にドライに移行していったが、その後Cu配線が導入されるようになり、またウェットに戻るという大きな変化があった。そしてLow-k層間絶縁膜の登場で、装置メーカーは繊細な材料にダメージを与えない装置とプロセスを開発しなければならないという非常に難しい課題を突きつけられるようになった。このような状況下では、半導体メーカーはウェット処理から離れることができない状態に陥っている」（Dailey氏）。 　現在、ここ数年優勢だったドライプロセスから半導体業界は離れていくという、これまでと逆の動きが強まってきている。65/45nmノードへと微細化が進む中、プラズマアッシングが基板にもたらすダメージの大きさが問題となってきた。「何年もの間、この業界は全面的にドライに移行しようとしてきたが、ここにきて全面的にウェットで処理しようという逆の動きが出てきた。これは使用される材料が繊細になっているためで、還元除去のアッシングにまでその波は押し寄せている」と米DuPont EKC Technology社R&Dエンジニアリング担当バイスプレジデントMichael Fury氏は語る。「現在、当社にはレジストのバルク剥離、残渣の除去、ダマシンプロセスで使用されるギャップフィル材や反射防止膜（ARC：Anti Reflective Corting）の除去を含めてすべてウェットプロセスで処理をしてほしいという要求が殺到している。言い換えると、一時的に配置される材料の除去をすべてウェットで行いたいということになる」（Fury氏）。 　半導体メーカーは、すべての処理を一回で済ますことができれば理想と思っているが、「それは無理な注文」とFury氏は語る。オーストリアSEZ社のエマージングテクノロジーズ担当バイスプレジデントLeo Archer氏もこれと同じ意見だ。「Low-k材料の中にはレジストと非常に似ているものがあるため、処理を行うことが非常に難しくなっている。また、いくつかのARC材料も似通った性質を持つため、化学的・物理的に似ている3つの材料の間で選択性を持たせることが求められている」とArcher氏は語る。 　半導体洗浄装置メーカーは、除去しやすいレジストを望むだろうが、レジストの役割を忘れてはいけない。それは、その下にある層をエッチングやイオン注入プロセスから保護するという目的だ。そのため、強いマスク効果と剥離しやすさという両方の要求を満たすようにレジストを最適化することはできそうにない。事実、レジスト剥離には、Low-kやHigh-k絶縁膜といった材料に関する要求や、基板へのダメージをゼロにするという厳しい要求があり、簡単になるどころかますます複雑になっている（図1）。 Advertisement 　「デバイス製造で比較的簡単な段階でも、Si損失をゼロにする必要に求められている。機能を持った層には非常に薄い膜もあるため、洗浄段階でSiを一層でも失うことは許されない」（Fury氏）。 　45nmノードではゲート積層構造の幅がエッチング後に25nmと小さくなるため、ダメージ制御が重要性を増してくる。「エッチングで削り取ってもよい部分がたくさんあれば、パーティクルを除去するのに何も問題はない。しかし現実はエッチングできる範囲は限られている。そのため、パーティクルを除去するためのエネルギーをどのように供給するかを考える必要がある。ここでは、洗浄プロセスでデバイスの構造にダメージを与えることなく、しかもパーティクルを除去するために十分な物理的な力を供給するというバランスが必要になる」と米FSI International社チーフテクノロジストJeffery Butterbaugh氏は語る。 　最先端プロセスでウェット洗浄への関心が高まっているが、レジスト剥離の方法についてはさまざまな選択肢があり、業界がどの方法を本格的に採用することになるのかはまだはっきりしていない。Dailey氏は「1つの方法だけが採用されて他の選択肢がなくなると考えるのはばかげている」と述べる。 　複数の半導体メーカーが、さまざまな方法でプラズマの特徴を利用して処理を行っているが、ウェット洗浄は検討の対象外になっているわけではない。製造ラインの配線工程（BEOL）で大きな問題となっているのは、エッチングやアッシング処理中にダメージを受けやすいLow-k材料をどう扱うかということだ。しかし、薬液の使用範囲もかなり狭くなってきているとFury氏は言う。「今求められているのは、環境にやさしい薬液だ。廃棄物処理という問題を抱えたくない。積層構造にある約6種類の材料に適合する必要がある。前世代のデバイスでは2〜3種類の材料しか外部に露出することはなかった。現在はこのように複雑になっている。CuOは除去したいが、Cuは腐食させてはいけない。この2つの要求は、特に化学的見地からすると相反するものだ。また、バッチ処理なら30分かかるところが、枚葉式装置で処理したいので1分で済ませたい。そのため、処理を速めるためにより強力な薬液に頼らざるをえなくなる。しかし、今環境に負荷をかけない薬液が必要だと言ったばかりだ。選択の範囲はかなり狭まってくることになる」。 　High-k絶縁膜とメタルゲートが実用化されるまでの間、製造ラインのトランジスタ形成工程（FEOL）で直面する主な問題は、ソース/ドレイン領域で失われるSi量だとButterbaugh氏は言う。 　「この問題は非常に深刻だ。特にSOI構造では失ってもよい基板部分はほとんどなく、65/45nmノード技術では、ウェット洗浄でによるSi損失の許容範囲が0.4Å未満になる。プラズマでダメージを受けた材料の数値を見ると、この範囲をはるかに超えている」とSEZ社のグローバルリサーチ担当バイスプレジデントOkorn-Schmidt氏は述べる。 「RapidStrip 320」は、高濃度でイオン注入されたフォトレジストも完全に除去できるFEOL洗浄用のデュアルチャンバドライ剥離装置 （出典：米Axcelis Technologies社） 高ドーズのイオン注入レジスト 　FEOLにおける状況をさらに難しくしているのは、イオン注入が高ドーズ化している傾向だ（図2）。高ドーズのイオン注入により、ウェーハ上に炭化層が形成される。この炭化層の物理的、化学的特性はイオン注入の条件により変化するとOkorn-Schmidt氏は説明する。非常に高ドーズでイオン注入されたレジストは、特に除去が難しい。「基板工程でできることは、強い酸化環境をつくり、その中でレジストを溶解させることだ。」と言う。「炭化層自体は非常に溶解しにくいので、少なくとも迅速に溶解させるのは非常に困難。しかし、時間をかけてもこの炭化層を溶解できないわけではない」。 　イオン注入が高ドーズになればなるほど、レジストを除去する薬液も強力なものが必要になる。しかし同時に、極浅接合では非常に高選択性が要求されている。米Axcelis Technologies社のテクノロジー担当ディレクタIvan Berry氏は「一般的にこの2つは相容れない条件だ」と述べる。 　デバイスの微細化に伴い、イオン注入の高ドーズ化は当然の結果だ。「ソース/ドレインの接触抵抗は低く抑えたい。しかし、接合部は短チャネル効果を起こさないように浅くするため、ある程度の抵抗が必要になる。そのためソース/ドレイン部の抵抗率を上げる、すなわちソース/ドレインのドーピング濃度を上げる必要が出てくる。次にエクステンションの注入が控えており、ここもチャネル寸法に基づいて微細化を行うためこの部分のドーズ量も当然上がる」とBerry氏は語る。「これまでは高ドーズ注入といえば1015atoms/cm2ほどのドーズ量だった。しかし今ではドーズ量は1016atoms/cm2も視野に入ってきた。それに加えて、接合を浅くするためにプリアモルファス化イオン注入も行われるようになっている。そのため、イオン注入のドーズがレジストに入ることだけでなく、プリアモルファス化注入にも対処できるようにしなければならない」。 　ドーズ量が上がるにつれ、激しいイオン衝撃によってSiのダメージも大きくなる。そのためプラズマをレジスト剥離に使用することに対して、ダメージの大きさが懸念されている。以前は、高ドーズイオン注入後にレジストを剥離する一般的なプロセスといえば、O2プラズマによる剥離に続き、硫酸過水による洗浄が行われるものだった。しかし、プラズマによる剥離プロセスはSiにダメージを与えることが多くなり、硫酸過水によってダメージを受けたSiが削り取られるようになってきている。「接合が浅いため、削り取られてもよいSiの余裕はほとんどない」とBerry氏は語る。 　実際に国際半導体技術ロードマップ（ITRS：International Technology Roadmap for Semiconductors）では、洗浄工程におけるSi損失は65nmノードからは0.4Å未満に収めることが求められている。「これは計測する方法も確立していないような数字」とBerry氏は述べる。また、ゲート酸化膜はますます薄くなるため、ソース/ドレイン・エクステンションのイオン注入ではゲート酸化物の損失はまったく許されなくなるという。 　Axcelisは、この問題に対する解決策の存在について1年間以上もほのめかしているが、まだその発表の時期には来ていないようだ。Berry氏は「選択性を持たせるには、Siのエッチングと酸化を防がなければならない。ここでは、選択性の高いプロセスが必要になる。また、選択性の高いプロセスには物理的な手法ではなく、化学的な手法に多く見られる。低温では高い選択性を得られる傾向があるが、スループットを下げることにもなり、トレードオフの関係にある。時間をじっくりかけてもよいなら、クリーンなウェーハと高い選択性という目標を達成することができるが、コスト面から見て量産では使えないプロセスになる。当社はこのジレンマに対する解決策を手にしたと考えている。これからどう発展させるかが今後の課題だ」。 　65nmノードは従来のプロセスで乗り切ることができるというのが一般的な見方だが、32nm以降で現在の手法が通用するかははっきりしない。「32nmではまだわからないが、それを超えると何か新しい手法が必要になるだろう。そのため、少なくとも32nm以降の領域では何か新しい手法が登場する好機となるわけだ」とBerry氏は語る。「しかし、現行の手法を軽視することもよくない。どこまで引っ張ることができるかについても考慮すべきだ。ただ、それはますます難しい状況になっている」。 　Butterbaugh氏によると、FSIはイオン注入レジストの除去に最良の方法は硫黄ベースのプロセスだと考えている。「当社では、硫黄ベースのプロセスとSC1ステップの組み合わせに焦点を当てている。これは材料損失を最小限に抑え、レジスト除去能力を最大限に引き出すためだ。ここではどこまでプロセス温度を上げることができるかが問題になるため、この分野で我々はさまざまなプロセスシーケンスとハードウェアの開発に取り組んでいる」。 　他のいくつかの洗浄装置メーカーと同様に、FSIもイオン注入レジストを剥離するための完全ウェットプロセスの開発に取り組んでいる。硫酸過水でも剥離することができるが、スループットに関して疑問が残る。「現在、当社では処理スピードを最適化し、一定のスループットを確保しようとしているところだ。この問題に枚葉式装置を使って取り組んでいる洗浄装置メーカーもあるが、当社が念頭に置いているのはバッチ式装置だ。プロセス時間を考えてみれば、このような完全ウェット式によるイオン注入レジストの剥離処理はバッチ式にしなければならないだろう。枚葉式装置ではこのサイクル時間は長すぎる」（Butterbaugh氏）と述べる。 プラズマ vs. 完全ウェット 　そうこうする間も、ドライかウェットかという論争は続いている。また、どちらか一方だけですべて済ませるというわけにもいかないのも現実だ。「プラズマ洗浄とウェット洗浄の比率をプラズマ洗浄の割合を大きくするか、ウェット洗浄の割合を大きくするかについては、さまざまな要因を検討する余地がある」（Berry氏）。 　アッシング後のウェット洗浄装置を提供するFSIは、材料の損失を最小限に食い止めるため、新しいプロセスの開発と現行のプロセスの改良に注力している。しかし一方で、FSIはアッシングの必要性をなくすプロセスの開発にも取り組んでいる。「さまざまな半導体メーカーから、イオン注入レジストを剥離するプロセスを開発するように要求されている。半導体メーカーは、アッシングと洗浄プロセスの組み合わせが材料の損失をもたらしていると見ているためだ。アッシング処理はSi表面の酸化または何らかのダメージを与えるため、洗浄プロセスで表面を削り取ることになる。そこで、当社は複数の半導体メーカーから、アッシングをできる限りなくすことによりFEOLで材料の損失が軽減できるか見てみたいので、その実現に取り組んでくれないかというリクエストを受けることになった」（Butterbaugh氏）。BEOLについても同じような状況が存在していると付け加える。 　SEZはプラズマ工程に対して断固反対という立場をとっており、プラズマはダメージをもたらす原因となるため、完全になくすべきだと主張している。「かつてはプラズマ技術を有する装置メーカーと共同でドライとウェットを組み合せてこの問題を解決する方法を検討した時もあった」（Archer氏）。「しかし、プラズマを完全になくす方向に導いたのは半導体メーカーからのリクエストだった」という。 　完全ウェットによる剥離は、プラズマ環境で起きる架橋をなくし、ポリマーを除去しやすくするとArcher氏は語る。「そうなればどのようなレジストでも、たとえ残渣が残っていても除去できる薬液への道も開けてくる。それも、できれば1回で処理できるものにしたい」。実際にウェット洗浄とプラズマ洗浄を組み合せた方法と比較すれば、完全ウェット式にかかる時間を考慮しても必要なスループットを達成できるとOkorn-Schmidt氏は考えている。 　部分アッシングの問題点の1つは、ウェーハ表面に大量の有機物を残すことだ。そのため、次の工程ではその除去にかなり強力な有機溶媒を使わなければならない。Archer氏はこう補足する。「現在、FEOLでは有機物がいくつ表面に存在しているかが常に問題となる。しかしBEOLでは、それに加えてまた別の問題がある。45 /32nmノード以降まで微細化が進むと、さらに多くの有機材料に対応しなければならないからだ。このような材料は従来のものより多孔質で、疎水性となっている。また、有機溶媒による化学作用に対しても非常に弱いものがある」。 　65nmノードでプラズマアッシングを採用している半導体メーカーはプラズマに慣れているため、それを45nmにまで適用できないかと考えているとMallickrodt BakerのアプリケーションエンジニアBen Cruz氏は述べている。「半導体メーカーのエンジニアはこれまでの工程に慣れているが、あまりよく分からない完全ウェット式装置に投資するためには大きな一歩を踏み出さなくてはならない。その一歩を踏み出せない半導体メーカーも中にはあるだろう」。半導体メーカーはこれまでの工程にとどまるか、別の工程に移行するかについてそれぞれの理由があるとCruz氏は付け加える。「多孔質Low-k膜は脆弱であるため、アッシングプロセスから完全ウェットプロセスに乗り換えている半導体メーカーがますます増えているという話は聞いている。現在では、アッシング後に同じk値（比誘電率）を維持するのは難しくなっている。しかし、完全ウェット式の剥離工程では、材料のk値に影響を与えない、これまでの溶媒ほど腐食性が強くない薬液を見つける必要がある」。 図2　イオン注入フォトレジストが剥離される前と後の画像例。左のピンク色の領域はレジストを示しており、右の画像ではSi表面に埋め込まれたパターンのゴーストイメージだけが示されている （出典：米FSI International社） Low-kへの対応 　Low-k絶縁膜はBEOLで大きな課題となっている。「最も大きな課題はLow-k絶縁膜に適用できる薬液を見つけ出すことだ。これまで扱ってきた従来型のLow-kやTEOSに比べはるかに脆弱だ」とCruz氏は語る。「Low-kにも適用することが可能で、しかもウェーハ上のレジストを除去できる薬液を見つけ出すことが急務」という。 　Cを含む絶縁膜から炭素を除去しようとすると、またも選択性の問題に行き着く。Low-k材料がO2プラズマにさらされると、その材料のCが減少しk値が上昇する。Berry氏によると、半導体メーカーがこの問題を解消するために採用しているアプローチがいくつかあるという。 ●ハードマスクと従来型の剥離方法を使用し、Low-k絶縁膜を絶対にプラズマにさらさないようにする ●ウェット洗浄を使用し、Low-k絶縁膜を絶対プラズマにさらさないようにする ●Low-k絶縁膜をプラズマにさらされないようにし、活性H2雰囲気の中で加熱する。 ●Low-k絶縁膜をプラズマにさらすが、非常に低い温度で処理を行い、低温酸素による反応性イオンエッチング（RIE）を使った異方性の高いアプローチをとる ●前出のアプローチの組み合わせ 　「業界全体が一つのアプローチに収斂するところまでは至っておらず、またさまざまなインテグレーションや要求条件を見れば、まとまるかどうかもわからない状況だ」とBerry氏は言う。Axcelisでは、プラズマではなくフォトレジストで自然に起こる熱分解を利用している。活性H2の中でフォトレジストを加熱するとC-C結合の生成が妨げられ、レジストが完全に熱分解するとBerry氏は説明する。 　業界がUltra Low-k材料に移行していくにつれ、条件はさらに厳しくなってくる。「多孔質材料には空孔シールなど他にも問題があるため、以降の処理についても考慮しなくてはならない。ウェットプロセスでは液体が空孔に浸透してしまう。」とButterbaugh氏は語る。 　多孔質Low-k絶縁膜の洗浄では、超臨界CO2（SCCO2）が特に注目されているとButterbaugh氏は言う。またそれは、SCCO2が市場に参入するのが遅れている理由でもある。多孔質Low-k絶縁膜の実用化が先送りにされているためだ。Ultra Low-k材料に超臨界技術が必要かどうかはまだ論争がある。「弊社は多孔質Low-kの問題に対して既存の標準的な装置を使って対処するプロセスを開発したため、超臨界CO2は必要ないという立場だが、多孔質Low-kでは必要になると考える人たちもいる」（Butterbaugh氏）としている。 Cuとの相性 　Cuに関しては、問題を回避するために慎重を期する必要があるが、この材料に関する問題はほぼ解決済みだといってよい。例えば、Cuの酸化や抵抗の増加を防止するため、レジスト剥離工程ではCuを高温O2やO2プラズマにさらさないようにするとBerry氏は言う。しかし、Low-k絶縁膜は高温O2にさらしてはならないため、デュアルハードマスクを使うインテグレーション以外でこの方法はとられないだろう。 　それでも、非常に多くの材料が外部にさらされるため、相性の問題が最優先事項になっており、特にCu配線のインテグレーションでそれがあてはまるとFury氏は言う。「さまざまなエッチングストップ膜やバリア膜が存在するが、ダマシンプロセスのインテグレーションでよく見られるのは、一般的にSiNまたはSiON層の最終バリア層を最後までエッチングせずに、それ以外のレジストや残渣を先に除去しておくという方法だ。こうすることで、Cuを外部にさらすことを回避することができ、できるだけ長くCu配線の表面を保護しておくことができる」。 　Cuによる被覆の場合は、レジストやARC層を除去するために使用する薬液の選択肢が広がるが、それでプロセスが簡単になるかというと必ずしもそうではないとFury氏は付け加える。完全ウェット式剥離中にCuを露出することになる半導体メーカーにとって、要求事項の一つは、Cu上にある最終のバリア層の除去中に形成されるCuOを同時に除去することだ。これは次の段階で十分な接触抵抗を得るために重要になってくる。「比較的に厚いCuO層であれば、成膜前スパッタによる洗浄で除去すれば足りる」とFury氏は言う。「ここで必要なのは、ウェットプロセスでCuをむき出し状態することだ。そうすれば後に自然酸化膜が形成されても、予測しやすく、そうしない場合よりも膜が少なくとも薄くなる」。 　しかし、業界ではCuに関する問題のほとんどは数年前に片付いているとDailey氏は語る。「現在ではCuはそれほど大きな問題ではない。問題は多孔質Low-k絶縁膜だ。現在、製造ラインの構図が大きく変わろうとしている。以前はFEOLで金属を使うことはありえなかったため、剥離工程ではPiranha溶液（H2SO4：30％H2O2＝3：1）などのプロセス薬液を使用することができた。しかし金属がそこに入ってくると、そういった薬液で金属が腐食してしまうため、使用することができなくなる。新しい洗浄技術の全体を見渡して、今まで使ったことがないようなプロセスも検討してみる必要がある」。 図3　洗浄液は、特定のプロセスに合わせてカスタマイズする必要がある。上の画像で右と左で洗浄液とプロセス条件は同じだが、一方のエッチングプロセスでは良い結果を示し（左）、他方の結果ではそうではない結果となっている（右） （出典：米DuPont EKC Technology社） High-k/メタルゲート積層構造 　しかし、FEOLのメタルそれ自体にも問題をはらんでいる。多孔質Low-k絶縁膜のように、High-k絶縁膜およびメタルゲートの実用化も先送りされている。そのため、「いつ」というだけではなく、「何を」ということも問題になってくる。まだ数多くの素材が検討されている段階のため、High-k/メタルゲートは半導体洗浄装置メーカーにとって何が争点となるのかわからない未知の分野だ。鍵を握ることになるのは、メタルゲートを腐食させることなくフォトレジストを除去するという選択性である。「メタルゲートやHigh-kが実際に実用化されたら、洗浄分野の全体にとって課題が一気に拡大することになる」とOkorn-Schmidt氏は語る。 　しかし、現段階ではまだわからないことが多すぎる。「メタルゲートはデュアルメタルゲートの方向に向かおうとしているのだろうか。その場合、ゲートには2つの大きく異なる金属材料が存在することになる。一方では耐薬品性が強いが、他方では必要とされる仕事関数のために薬品の腐食に弱くなっている」（Okorn-Schmidt氏）。「物理的な仕事関数は、電気化学的なふるまいや化学薬品に対する耐性と直接関係しているが、このことに気付いていない人々が多い。そのため、選択性がこの分野でもキーワードとなるだろう。こういった化学的に繊細な材料を腐食させることなく汚染を取り除き、不要な層をどうやって選択的に除去するかが問われることになる」。 　将来に採用される材料がまだ決まっていない状態で、半導体洗浄装置メーカーがこれから取り組む材料を選ぶのは困難だとArcher氏は指摘する。また、「当初、65nmで導入されると考えていたことは45nmに先延ばしにされ、今では32nmにまで延期されそうな状況だ。そのため、ユーザーに取り組むべき代表的な積層構造を見せてくれと言っても、半導体メーカー自身がこれから何を使用することになるか確信を持っていないため、難しい注文になる」。 　半導体メーカーはさまざまなインテグレーションを検討している中で、メタルゲートはおそらくHigh-k材料よりも未知な点が多いだろうとButterbaugh氏は言う。 　「どの金属をゲート領域に使用するかについて、それぞれの半導体メーカーが他社と少しずつ違う考えを持っている。使用する原子のうち1つでもほかのものに変えるたびに、そこでは異なるルールが適用されることになる」とDailey氏は語る。「すべての半導体メーカーが一つのメタル構造で一致してくれれば大歓迎だ。そうすれば15社、20社に売れる製品を開発することができるのだからすばらしい。しかし残念ながら、それは現実からはほど遠い状況だ」。 汎用のソリューションはない 　現実的には、洗浄ソリューションは大きくカスタマイズされている。「多くの半導体メーカーが次世代製品のインテグレーションでさまざまに異なるソリューションを採用しようとしているため、どのような場合にも適用できる汎用製品を作り上げるのは困難だ」とCruz氏は言う。「半導体メーカーが用いるさまざまな層間絶縁膜（ILD）やプロセスパラメータ間に相性の問題があるため、究極の洗浄ソリューション、特にCuに対する解決策を見出すことが非常に困難になっている」。 　広く一般的に適用できるソリューションが望ましいが、一般的にそれは不可能だとFury氏も認めている（図3）。「積層構造とプロセス条件を見れば、ある工場と別の工場では異なることを行っていることはすぐに予測がつく。しかし、今取り組んでいる特定の洗浄に関する問題に解決策を見出すことができれば、後になって振り返って共通点を見つけていくことも可能になり、より適用範囲の広いソリューションに近づくことができるだろう。しかし今の段階では、はっきりしたことは何も言えないと言わざるをえない」。 　薬液メーカーからすると、特定の工場に現在ある設備、たとえば製造ラインが枚葉式を前提として造られているか、バッチ式を前提にしているかといった要因によって変更を加えなくてはならない。「半導体メーカーは、必要でなければなるべく現在の設備に変更を加えたくはない」とDailey氏は言う。「そのため、ある半導体メーカーが枚葉式で洗浄を行う設備を全面導入したなら、よほどの理由がない限りその設備を使い続けたいと考える。バッチ式に戻すには大きな投資が必要になるからだ。そのため、洗浄プロセスでは現在どのような設備が使用されているかも考慮に入れる必要がある」。 　半導体メーカー、装置メーカー、薬液メーカーが協力すれば、もっと使いやすいソリューションを早い段階に生産適用することができるようになる、とDailey氏は語る。「それぞれの半導体メーカーが自分の作業だけを考えて上流と下流のプロセスを考慮に入れなければ、問題に陥ることになり、製品開発に遅れが生じ始めるだろう」。

＊　＊　＊　＊

参考文献 1. P. Singer, “Plasma Ashing Moves Into the Mainstream,” Semiconductor International, August 1996, p. 83.

個人情報に関する方針 / 著作権・リンクについて / 会社情報