無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細


2006年3月号
Emerging Technologies
ERDに求められる新材料
Peter Singer
＊　＊　＊　＊
Advertisement
　国際半導体技術ロードマップ（ITRS：International Technology Roadmap for Semiconductors）の2005年度版では、研究段階の新技術いわゆる「エマージングなデバイス（ERD：Emerging Research Device）」についての章が2003年版に比べると大幅に拡充されている。2003年版で特に目立った非古典的CMOS技術については、プロセスインテグレーション（PIDS：Process Integration、Devices and Structures）およびフロントエンドプロセス（FEP：Front-end Processing）の章に移動し、また、新材料調査（ERM：Emerging Research Materials）というセクションが新たに追加された。多くのエマージングデバイスには、大幅に改善することが可能な材料、もしくは新たな特性をもった材料が必要になるであろう。これに対応するため、EMRワーキンググループは、これらの新しいデバイスの製造や動作に必要な重要な材料特性と見込みのある材料について特定している。これら多くの新材料の製造には、新しい化学物質や合成技術、そして材料特性の解析や改善に必要な計測技術が必要になる。ERMセクションには、これらの研究の必要性と新しい処理技術が述べられている。
　また、ERDの分類法の検討や一連の新しい基本的な指針を提案しているセクションも新規に追加された。分類法についてのセクションは、一般的なERDプロセスの整理に重点が置かれている。指針については、極限まで微細化されたCMOSよりも桁違いにERDプロセスの微細化を行う数多くの新しいアプローチに対して基本的な要求事項が提案されている。さらに、技術が成熟してくれば、新しいメモリーやロジック技術を評価するために、新たな分析が行われるようになるだろう。
　ITRS 2005年版には、2つの新しいメモリー技術(ナノフローティングゲートおよびトンネルバリア)が、既存のメモリー技術に比べて、より高い性能を発揮できるものと見なされている。逆に、CMOSに比べ著しい性能を発揮できるロジック技術については、継続して調査が必要で新しいアプローチを特定しなければならないとしている。例外として、FET構造に適用されたナノワイヤやナノチューブなどの一次元構造のものが挙げられている。エマージング技術の分野における、短期的および長期的な課題を表に示す。
表　ERD技術における課題
32nmまでの困難な課題
問題の概要
不揮発性メモリー技術の開発および製造ラインへの導入、32nmノード以降への微細化、メモリー単体および混載用途への揮発性・不揮発性メモリー技術の統合
●電気的的に使用しやすく、高速、高密度、低電力、不揮発性のRAM完成するために必要なアプローチの見極め
●CMOSロジックのプロセスフローと互換性を持った、かつ費用効果の高い製造技術の開発
32nm以降の困難な課題
　
CMOS微細化の成熟、または斬新な非古典的なCMOSデバイスの開発およびアーキテクチャの導入

●1-Dからチャージベースデバイスへの拡大
●新デバイス技術開発に必要な物理的原理の基本を明確にする
●これらの基本的な物理的原理に応えるERDを見つける(「基本的指針」セクション参照)
●エマージングロジックおよびメモリーの間に互換性を持たせる(新しいロジックは新しい互換性を持ったメモリー技術が必要)
●新しいERDの発見に向けて材料、デバイスおよびアーキテクチャ分野を統合する
●現在のアプローチでは、今後10年において「CMOS以降」で必要とされる微細化要求を満足できない
●斬新なERD製造への新しく低コストな方法の発見および具体化
●いかなる新しい技術でも新しいメモリー技術との互換性がなければならない。例えばロジックはメモリーへのアクセスすることが必須となる
●材料の挙動とデバイス機能の間に知識のギャップが存在
●現在の計測技術では固定された材料の物性は調べているが、変化のダイナミクスは深く究明されていない
＊　＊　＊　＊
低温Poly-Siプロセスを応用し
不揮発性ナノクリスタルメモリーを作製
Tatsuya Ito（EDN Japan）/ Kazuo Tsuchiya
　フローティングゲート型メモリーを置き換える技術として、不揮発性のナノクリスタルメモリーが最近注目されている。現状のフローティングゲート型メモリーでは、微細化と共にトンネル酸化膜の膜厚が薄くすると膜中に欠陥が生じやすくなり、リーク電流が増大してしまうという問題がある。このため、トンネル膜厚を10nm以下に薄くすることができない。米Freescale Semiconductor社は既存のPoly-SiのCVDプロセスを応用しナノクリスタル膜を堆積させた。この結果、トンネル膜を4〜5nmまで薄くし駆動電圧の低減させることに成功した。今後さらに研究を進め、同社は65nmプロセスで民生機器や車載機器に向け、2009年頃の製品化を目指すという。

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト