2006年 4月号
Siに応力を加えると信頼性を犠牲にしなければならないのか？
Laura Peters
＊ ＊ ＊ ＊
応力エンジニアリングで電子自由度を上げ大幅に性能を向上させることができたが、信頼性の面では悪くなる可能性がある。特に、負バイアス温度不安定性(NBTI：Negative Bias Temperature Instability)の悪化は所望する性能向上とバランスを採らなければならない。NBTIはp型MOSFETデバイスのしきい値電圧の変化を引き起こす重要な信頼性問題である。
Advertisement
最近、韓国Samsung Electronics社のHwa Sung Rhee氏らが米Applied Materials(AMAT)社のYihwan Kim氏らと共同で、機械的な歪みがゲート酸化膜の物性や高性能のp型MOSFETの信頼性に与える影響を研究したものがある。その結果、圧縮応力のかかったSiN膜はp型FETチャネル中の電子移動度を大幅に改善させるが、H2 が過剰に含まれている場合NBTIを悪化させることを発見した。これはゲート長とアクティブデバイスの幅が影響している。研究者らはNBTIの悪化を緩和するために、エレベーテッド・ソース/ドレイン(S/D)構造を持つリセス型のSiGe S/Dが有効であることを発見した。4 とNH3 ガスのPECVDで堆積された。ゲートSiON膜の厚さは2nm未満であり、従来型のCMOSプロセスを使って形成された。CESLの機械的応力はプラズマのパワーと混合ガスの割合で調整することができる。CESLの堆積前に、Bをin-situドープしたSiGeを(Ge濃度20％)40〜80nm幅で選択的に成長させることでSiGe S/Dを形成させた。この構造をCESL付きのものと、Si S/Dで比較を行った。一定の負バイアス(-2.0から-2.6 V)を100-140℃でゲート電極に印加してNBTI応力がかけられた。2 の拡散を防いでいることを発見した。この時、性能の向上もほとんど見られなかった。さらに、NiSiはチャネル部分に引っ張り応力をもたらした。このため、エレベーテッド・ソース/ドレインが圧縮応力チャネル上のNiSiの劣化を緩和することができる。このエレベーテッド構造により、CESLとゲート酸化膜間の拡散パスを長くすることが可能となった。
NBTIの悪化を緩和するために、
複合基板技術は(100)
基板中で電子移動度、(110)基板中で正孔移動度が高いという特長がある。エンジニアらは90nmノードの歪みSi/SiGeと(100)面と(110)面がある複合基板上にCMOSデバイスを作製した。歪みSiデバイスにはバルクSi上に厚さ1.6nmのSiON膜があり、チャネル長はそれぞれ異なる。複合基板上のCMOSデバイスには厚さ1.4nmのSiON膜がある。基準のデバイスは(100)基板上に作製した。
