無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細


2006年9月号
DFMはもともと日本のお家芸？
日本版 編集長
高橋 潤
＊　＊　＊　＊
Advertisement
　国内外で65nmプロセスの量産が始まっている。65nmは、DFMへの考慮が一段と厳しくなるようだ。プロセス技術そのものは大きな変更を避けながら量産に進んでいる。65nmは「中核技術は130nmから第3世代目で、新材料の導入はない」(大手ファウンドリ)、「90nmプロセスから第2世代目のプロセス。High-kゲート絶縁膜の導入が45nm以降へと後倒しされたため、大きな材料の変更がない」(国内半導体メーカー)と口をそろえる。65nmデバイスでは、Geを用いた歪みSi、CVD系Low-k層間絶縁膜を採用し、一方でHigh-kゲート絶縁膜やメタルゲート、歪みSOI、多孔質のUltra Low-k膜などの導入が見送られた。このため、「実効誘電率など、Cu/Low-k配線の材料性能の違いだけでは10％程度の性能しか他社の先端デバイスとの差はできない」。それ以上の性能差がないと完成したデバイスで目に見える差は出せないという。このため大手半導体メーカーは高性能もしくは低消費電力などにターゲットを絞ったデバイスに、トランジスタを制御・調整する回路技術を採用することで対応していると語った。
　そして45nmプロセスが視野に入ってきた。45nm以降では、必然的にまずArF液浸リソグラフィの導入によりガラっとプロセスが変わる。レジスト上のトップコートのあるなしだけでも各社に取り組みの違いが見えてきた。FEOLでは、High-kゲート絶縁膜/メタルゲート、歪みSi、SOIウェーハなどの組み合わせでさらに各社の違いが明確になりそうだ。
ご意見を
聞かせてください
Semiconductor International日本版編集部では日本の読者の皆様からのご意見や反論をお待ちしております。下記メールアドレスまでご連絡ください。採用分には薄謝を差し上げます。
editor-si@reedbusiness.jp
　 　 　
　今月のSemiconductor International日本版では、設計と製造の密なコミュニケーションが必要となるDFMに関する記事が満載となっている。リソグラフィのシミュレーションや、設計と製造とのインターフェースの諸問題などだ。くしくも前出の国内半導体メーカーの方は声を荒らげた、「DFMはもともと日本半導体メーカーのお家芸だった」と。IDMとして設計と製造が極めて近いところにあり、DFMは自然に出来上がっていたというのだ。しかし、その後状況は一変する。EDAツールは3rdパーティの製品が主流となりノウハウが汎用化し、さらに今月の記事にあるように、DFMツールベンダーの付加価値として世に出回りはじめている。

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト