無償購読申込・変更
Email Newsletter登録
記事検索

検索方法の詳細


2006年9号
Cuプラグの明るい未来
Laura Peter
＊　＊　＊　＊
Advertisement
　配線の微細化によって、コンタクトサイズの微細化も進み、コンタクト抵抗の増大につながることは必至だ。コンタクト径150nm以下になれば抵抗は劇的に増加する。ベルギーIMEC社Steven Demuynck氏らと米Applied Materials社が共同で行った最近の研究によると、適切なバリア膜を維持したまま、0.13μmプロセスでWをCuプラグに変えると、コンタクト抵抗を50％下げることができるという。
　コンタクト径100nm未満では、各テクノロジーノードにおけるWのコンタクト抵抗がCuの2倍になることが予想される(図1)。よってWからCuへの移行は潜在的に大きな可能性を秘めていることが分かる。コンタクト抵抗はRC遅延と電力消費の両方に影響を与える。電力損失についてコンタクト抵抗は中心的役割を果たしており、特にファンアウトネットワーク(例：クロックツリー配信ネットワーク)においてはそれが顕著だ。
図1　コンタクト抵抗は各テクノロジーノードで2倍になると予想される。低抵抗のCuに切り替えれば一時的に多少問題を解決する
図2　いくらかコンタクトサイズが大きくてもCuが駆動電流に与える影響は大きい
(注：15 Ti/10 TiN+Wは15nm Ti/10nm TiNバリア膜、Wフィルありを表す。rsp=再スパッタリング時間)
　この研究はコンタクトレベルでCuを使用することに関する初めての報告書の1つであった。まず、最小コンタクトサイズ150nmで標準的配線構造のパラメータ評価が行われた。そしてさまざまなリングオシレータでのRC遅延が、無負荷状態あるいはコンタクトチェーンタイプの負荷状態で測定された。事前の信頼性テストでは、時間依存性のある絶縁破壊現象(TDDB：Time Dependent Dielectric Breakdown)のテスト中にゲート酸化物の劣化は見られなかった。
　プラグ抵抗はバリア膜のボトムカバレッジによって大きく影響される傾向があるので、スプリットテストではWベースのモジュール(Ti/TiN/W)を比較対象として、膜厚の異なるTaN、Ta、Cuのバリア膜に注目した。目標は低コンタクト抵抗とバリア信頼性の最適なトレードオフを見つけることだった。いくつかのスプリットテストでは、Arの再スパッタリングによってプラグ下層のバリア膜厚を調整した。再スパッタリングは、周辺ボトムバリアカバレッジ、そしてCuのケイ素化合物形成につながらないように正確に制御されなければならないという実験結果が出た。
　最もよい結果(最小コンタクト抵抗と高歩留まり)は、5nm TaN膜、10nm Taバリア膜、70nm Cuシード膜、バルクCuフィルの条件下で得られた。並列の1μm幅 PMOSトランジスタ(コンタクト)の飽和ドレイン電流測定では、スプリットテスト間の駆動電流に有意差は見られなかった。しかし、トランジスタ幅が150nmに限定されると(図2)、ソースコンタクトとドレインコンタクトの数が事実上1つに減るので、駆動電流への影響は大きくなる。
　リングオシレータテストでは、直列でアクティブな20のコンタクトチェーンの負荷状態にあるリングについて電力遅延曲線が作成された。直列抵抗が高いとより遅延し、電力損失が少なくなる。1つの回路では150nmコンタクトの最高20倍の抵抗を持つコンタクトを通して各インバータが配線される状況が再現された。これは30nmコンタクトで予測される値とおよそ一致しており22nmノード向けに見込まれている。

HOME | SI(日本版)について | 無償配付申込・変更 | サイトマップ | お問い合わせ | 広告掲載について | 関連サイト