米Semico Research 社は現在製造運用コストと最終製品の総費用に対するSOIウェーハのインパクト分析を行っている。結果は一般的に考えられているものとは逆だった。SemicoディレクタJoanne Itow氏は「製造コストを基準とすれば、10〜15％というSOIのCoO数値だけでは全体像がつかめない。製造プロセスに入り込んでテスト済みウェーハのSOIのコストを調べ、ダイシングされた良品ダイをパッケージするまでをSemicoが分析した結果、SOIのCoOは総生産コストの4〜6％ほどしか増加していなかったことがわかった」という。
最近では基板材料の追加コストが普及を妨げている課題のひとつだと認識されていた。しかし、これまで予測していたよりもCoOが低いことに加えて、SOIをさらに良く見せている要因として新しい設計ソリューションとロジックのアーキテクチャがある。見落とされがちではあるが、ロジック性能とチップ上メモリーの量の関係は、ロジックのダイ面積占有部分の増大をサポートするために必要とした。「SOIで使用可能なメモリー最適化ツールにより、製品、技術、プロセス複雑性次第では損益分岐点から40％以上のコストを削減しSOIのメリットを増加することができる」とItow氏は結論を述べた。
半導体プロセス技術がナノメータースケールに遷移するにつれて、SOIは実際バルクSiウェーハよりも安価になっている。さらに大まかなに考慮すると、Semicoの最近のレポート“SOI= Big ROI”で詳述しているように、SOIはコストパフォーマンスが良くなり、魅力的なソリューションとなる。
(この報告書はwww.semico.comを参照)
