RSS

データ・ストレージ

Reed Business Informationグループ ウエブサイト



  
2006年10月号
ナノインプリント・リソグラフィ:
32nmをめぐる攻防
Peter Singer
 デュアルダマシン構造のLow-k絶縁膜にビアとトレンチの両方を1ステップでパターンニングし、それによって123のプロセスステップを減らせることを想像してみて欲しい。ナノインプリント・リソグラフィはこれを可能にする。しかも低コストで、解像度の制限もない。
* * * *
図1 このfinFETトランジスタはUVナノインプリントのみで作製されている。ゲートは19nmの小さなフィン上に20nm以内でアライメントされている
(提供:AMO GmbH)
 ナノインプリント・リソグラフィ(NIL:Nanoimprint Lithography)は、データストレージ、ライフサイエンス、MEMS、バイオチップ、オプティクス、フォトニクスなどのあらゆる分野において、微細線のパターン形成に利用できる技術としてすでに実用化されている。これらの技術は、信頼性、可用性、経済性にも優れている。例えば、米国ニュージャージー州に本社を置くNanoOpto社は、NILを利用してさまざまな光コンポーネントを製造している。DVD/CDプレーヤー内の光信号を修正するための波長板もその1つだ1)。NILについて特筆すべき点は、かなり微細なパターン寸法を転写できることだ。イリノイ大学の研究者たちは、NILとカーボンナノチューブを利用してナノメートル寸法のパターンを複製することに成功している2)。「2nmスケールで何の問題もなくパターンを形成でき、さらに1nmまで縮小できることも実証できた。個々の高分子のサイズに匹敵する寸法だ」と、イリノイ大学材料科学エンジニアリング学部教授John Rogers氏はいう。図1は、半導体業界に応用されるナノインプリントの機能を示している。このfinFET構造はUVナノインプリントのみで作製されている。19nmの小さなフィン上でゲート長は20nm以内に抑えられている。
 半導体業界での疑問は、NILが32nmノード以降のEUVリソグラフィ技術に取って代われるのかどうかという点だ。世界中の何千人という研究者が、まさにそれを実現しようとしている。研究結果は上々でかなりの期待がもてる段階にきているが、採算が合うプロセスであることを半導体メーカーに納得させるのに苦労しているようだ。あまりにも違いすぎるため理解されていない点も多く、資金も限られていることから、真剣に検討してもらうにはまだまだデータが不足しているといえそうだ2)。「次世代リソグラフィ技術に投資してきた額の10%をくれれば、同じだけの仕事をしてくれるインプリントシステムを提供できる」と、オーストリアEV Group社バイスプレジデントSteve Dwyer氏は述べている。
Advertisement
 半導体業界の考え方を変え得るものは新しいコンセプトだ。ほんの少しの労力で、パターン形成プロセスの100プロセスステップ以上を減らせるとしたら?生産性が大きく向上してコストも削減でき、まさに業界が前進しつづけるために必要としている「破壊的技術」となるだろう。解像度に制限されず、低コストで、プロセス統合も容易というNILの他の利点ともあわせて考えれば、これから解決していかねばならない問題もそう大したことがないように思われる(表1)。
 アイデアはこうだ。フォトリソグラフィの代わりにマルチレベルNILを利用すれば、配線(トレンチと対応ビア)層をワンステップでパターン形成できる。インプリント材料が高機能絶縁材料(Low-k絶縁膜など)であれば、ステップ数は大幅に軽減できるだろう。今日の半導体デバイスで一般的な8層以上の配線レベルでは、処理時間とコストを大幅に軽減することが可能となる。現在のデュアルダマシン法のもっとも難しい局面のいくつかもマルチレベルNILによって解決される。2つのレベルをワンステップでパターン形成できるため、第1レベルのトポグラフィに重ねて第2レベルを転写する必要もない。ビアおよびトレンチレベルのアライメントはマスク作製ステップ中に行われ、その後のすべてのインプリントでマスク/テンプレートに近いものができあがる。3)
 しかしこれを実現するには依然として大きな課題がある。絶縁とエッチングバリアに新しい光硬化材が必要となるのだ。半導体業界が、UV硬化と熱硬化の両方を必要とするLow-k絶縁膜を採用するとは考えにくいが、必要に迫られれば何が起こっても不思議ではない。
表1 ステップ&フラッシュUVナノインプリント・リソグラフィ
長所

■極小のジオメトリに対応できる。16 nm世代以降に利用できる唯一の手法となる可能性がある。
■マスククリーニングなど、EUV向けに開発されている一部の技術をNILに応用できる可能性がある。
■低コスト:NIL装置が500万ドルであるのに対し、EUVステッパーは4000万ドルもする。
■プロセスの統合が容易:トラック処理を含め、インプリントは光リソグラフィと同じようにファブに組み込める。インプリント材料はフォトレジストのようにエッチング処理することができ、エッチングプロセスは業界標準のエッチング装置を利用できるように考案されている。
■デュアルダマシンのビアやチャネルなど、3次元構造をワンステップで形成できる。このことはステップ数と製造コストの削減につながる。
■データストレージ、ライフサイエンス、オプティクス、その他業界における用途の拡大が、装置やテンプレートの開発、ひいては全体的なインフラの整備を促進させる。
■市販の装置は、EV Group、Molecular Imprints、Nanonex、Obducat、SUSS Microtecなどの多数のサプライヤから提供されている。
■EUVに比べれば規模は小さいものの、研究は数年前から世界中で進められており、上々の結果を出している。
■ITRS(国際半導体技術ロードマップ)に取り入れられている。
■Aテンプレート、レジスト、プロセス、装置、計測技術の実用化/開発に焦点を当てたサプライヤーのコンソーシアム(大半が欧州企業)が存在する。Nilcomという名称のこのコンソーシアムについては、www.nilcom.orgを参照のこと。
■欧州の共同研究開発プログラム「Medea+」は、近々「FANTASTIC」と呼ばれる2ヵ年プログラムに着手する。NIL技術の製造可能性の実証を目的とする。CEA-Letiが主導するこのプログラムには、STMicroelectronics、Infineon、Philipsなどの大手ICメーカーが参加している。詳細についてはwww.medeaplus.orgを参照のこと。
短所

■従来のリソグラフィ技術と根本的に異なる。
■EUV、マスクレスリソグラフィ、電子ビーム(直接描画または投影)など、他の次世代リソグラフィ(NGL)技術と競争しなくてはならない。
■限られた資金:業界の大半の資金はEUVリソグラフィに向けられない。
■最先端半導体アプリケーションではその採算性をまだ実証できていない。
■オーバーレイ・レジストレーション、アライメント精度、欠陥密度ではさらなる向上が必要とされる。
■テンプレート(電子ビームでパターンが形成された石英/Cr板)は高価で、作製に時間がかかり、ほぼ完璧なものでなくてはならない。テンプレートを正確に検査/測定するには計測技術を向上させる必要がある。
■ウェーハ縁部分のダイに問題が生じる可能性がある。
 マルチレベルテンプレートも必要だ。これは簡単にはいかない。なぜなら、テンプレート/マスクメーカーは、極小寸法であるとはいえシングルレベルでさえ誤差と欠陥密度が許容範囲内のものを作製するのに苦労しているからだ。大半のデュアルダマシン構造の利点は、その寸法が比較的大きいことである。3次元(3D)テンプレートはマスクハウスで作製・検査できる。米Molecular Imprints社によれば、今日のマスクハウスはインプリントで32nmハーフピッチ(HP)、テンプレート描画では22nm HPの高解像度を実現しているという。

ナノインプリント・プロセス

 そもそもナノインプリントとは何か?基本的には、スタンプまたはテンプレートを弾性層に押し付けることと考えればよい。一般にこの層には、テンプレートから転写されたパターンを化学処理や熱処理で硬化できる薄いモノマー膜またはポリマー膜(メタクリレートなど)が使用される。その方法にはいくつかあり、大別すると熱エンボス法、モールディング法、スタンピング法がある。4)どの方法もデータストレージや光学機器などのさまざまな分野で利用されているが、最先端の半導体アプリケーションで真剣に検討されているのはUVNILだけだ。UVNILはSFIL(ステップ&フラッシュ・インプリント・リソグラフィ)とも呼ばれる。SFILのほうが広く知られているが、Molecular Imprintsの商標となっている。
 「半導体アプリケーションにはステップ&フラッシュ・インプリント法がもっとも適している。室温で構わないし、標準的なリソグラフィ技術との互換性がもっとも高い」と、IBM Almaden研究所主任研究員(かつ世界で最も著名な厚膜レジスト専門家の一人)である伊藤 洋氏はいう。
図2 SFILプロセスでは、エッチングバリアを挟み込むようにしてテンプレートと基板を合わせる。隙間は、薄いベース層に到達するまで力を加えることによって埋められる。その後、テンプレートの裏側からエッチングバリアまでインプリントが照射される。テンプレートが取り外されると、エッチングバリアに低アスペクト比、高解像度の形状が残る。短時間のハロゲンプラズマエッチングで残留エッチングバリア(ベース層)を取り除いた後、異方性の酸素反応性イオンエッチングによってパターンを転写層に転写する。これで高アスペクト比、高解像度のポリマーパターンができあがる
(提供:テキサス大学)
 SFILプロセス(図2)では、強固な透明のインプリント・テンプレート(一般には現在のフォトマスクに使われている石英/Cr材料と同じもの)を使って有機ケイ素材料の光重合を行い、基板上にパターンを形成する。通常、このインプリント・プロセスは有機ポリマーの被覆層上で行われ、二層構造が形成される。
 露光による硬化は、マスクアライナ、露光装置、層間アライメント用スキャナで行われるのが普通だが、NILは1:1の等倍プロセスである。今日のほとんどのリソグラフィ装置は縮小倍率1/4のステッパーだ(つまり、マスク上のパターンはウェーハ上の4倍の大きさであることを意味する)。
 低粘度のUV硬化材料を使えば、最小限の圧力で室温でのインプリントが可能となる。UV硬化材料は、基本的にはプレポリマー、光重合開始剤、溶剤の化合物であり、スピン塗布あるいはMolecular Imprintsのようにドロップレット(滴下)で塗布できる。「理想的なUVレジスト材料は、UV感度が高くなくてはならない(露光時間を短縮してスループットを上げるため)のと同時に、分離しやすくするにはテンプレート表面への接着性が低いことよりもSi(およびSiO2)基板への接着性が高くなくてはならない」と、フランスの研究所LTMのJumana Boussey氏は語る。
 「通常のSFILプロセスにおけるUV硬化剤あるいはエッチングバリア材は、二層タイプのプロセスにおけるフォトレジストと同じ役割を果たす」と、米テキサス大学教授Grant Willson氏はいう。しかし当然のことながら、露光によって架橋されなかった部分の材料が以降の開発プロセスで取り除かれるフォトレジスト処理とは異なり、NILではテンプレートによる材料のモールディングによってパターンが形成される。
 エッチングによってパターンを転写層に正確に転写する1つの方法は、トレンチの底にある残留層を薄くすることだ。「残留層が分厚いと厄介なことになる」と伊藤氏はいう。残留層が厚いほど、アスペクト比の高いパターンの腐食が進む。「大量のSiを混ぜれば、それが酸化RIE(反応性イオンエッチング)バリアとして作用し、酸化RIEの異方性から高アスペクト比形状を生産できる」とWillson氏はいう。さらにSiを使わない諧調反転プロセスもあり、特定の層には大きなメリットがあると同氏は付け加えた。
 この方法だと、パターンのアスペクト比はその後のドライエッチングで拡大できるため、高アスペクト比の形状をインプリントする必要がなくなる。パターンはエッチングバリアにインプリントされ、次に転写層、最後にウェーハ上に形成されるため、転写層のアスペクト比はそれほど大きくなくてもよい。2:1程度にしておけばUV硬化膜の厚さをできるかぎり薄くできる。エッチング工程でアスペクト比を10:1まで拡大できる。
 このプロセスのもう1つの鍵は、硬化した材料からテンプレートを剥がせるようにする剥離層にある。現在いくつかのアプローチが研究されている。フランス原子力庁の電子技術情報研究所では液体蒸着法に着目しており、単分子層の安定性、耐久性、接着力などの評価が行われている。Molecular Imprintsは独自に開発したフッ素化材料を使用している。

3次元ナノインプリント

 デュアルダマシン法では、2つの異なるプロセスフローの開発が進んでいる。最も単純なのは、インプリントされる材料を、エッチング速度がCVD Low-k材料と同じになるよう設計された犠牲エッチングバリアにすることだ。「1つの方法は、配線とビアを単一インプリントステップで形成し、その3次元構造をRIEによって平面CVD絶縁膜に転写することだ。米Intel社がチップの配線に使っている「SLAMプロセス」と似ているが、この方法では多くのリソグラフィ/エッチングプロセスを減らすことができる」とWillson氏は述べている。
 2つ目のプロセスは、誘電材料をインプリントしてチップ上に残すやり方だ。「この方法でも多くのステップを減らせるが、デバイス内に残す新しい材料を吟味する必要がある。それには時間と労力がかかるが、新材料の選択に向けて着々と前進しつつある」とWillson氏は語る。
 期待されている材料系の1つはシルセスキオキサンを基本とするものだ。POSS(多面体オリゴマ状シルセスキオキサン)のカゴ構造は、まず検討すべき材料として非常に面白い。カゴの角部分はさまざまな反応グループで機能性をもたせ、光化学または熱処理によって固体樹脂を生成する。各POSSカゴも複数のグループで機能化すれば、光硬化速度や全体の機械的強度といった要件を満たせるだろう。3)たとえばWillson氏の研究グループでは、POSSカゴから始めてメタクリレートとベンゾシクロブテン(BCB)を添加している。Willson氏はその仕組みを次のように説明する。「アクリレートによって材料の光感度が上がるが、アクリル結合は熱に弱く高誘電率で、光重合によって収縮する。幸い、アクリル部分は高温焼成時に溶けて孔が形成されるため、誘電率が下がる。BCBが硬化すると露光後の焼成段階における機械特性が安定する。重合の開環性質による収縮はなく、熱に強い結合ができる。我々は最小限のアクリレート機能を利用することで、光重合後も安定した構造を保っている。BCBの硬化によるイメージの流動はない。アクリレートとBCBの割合はだいたい3:5が適しているようだ」。
表2 光硬化誘電材料の要件
特性
要求値
低粘度
<20 cP
光硬化連鎖反応重合
硬化収縮率
<15%
誘電率
k≦3
耐熱性
<重量損失1%/時間、400℃ 時
機械特性
ヤング率 ≦4 GPa
CTE
<30 ppm/℃
吸水率
<1%wt
 理想的な光硬化誘電材料の特性を表2にまとめた。ここでの最大の課題の1つは低粘度を実現することだ。「化合物の粘度を下げるために今までいろいろ工夫してきたが、まだ目標の1/10も達成していない。つい最近、インクジェット装置で塗布できるだけの低粘度のサンプルができたが、データはまだ信頼性に欠ける。現在は、粘性材料の液体粒子を正確に塗布できる装置の開発に取り組んでおり、低粘度の実現に向けて引き続きPOSS材料の構造を研究していくつもりだ」(Willson氏)。
 米Sematechでの研究会で米Advanced Technology Development Facility(ATDF)社新技術グループマネージャJeff Wetzel氏は、Willson氏のグループから候補となる材料を集め、接着性、機械的強度、耐熱性の観点から考え得る問題点を評価する予定であることを報告した。「標準的なプロセスラインとの適合性を確認するときに、まず気になるのがこれらの材料特性」とWetzel氏はいう。
 図3のSEM写真は、この技術の可能性を示している。これらの写真はテキサス大学のWillson氏のグループと、Sematech傘下のATDF社によって撮影された。
図3 これらの写真は、テキサス大学でGrant Willson氏が主導するデュアルダマシン・ナノインプリントの研究を示している。構造はSematech傘下のATDF社で作製された


テンプレートにまつわる課題

 SematechリソグラフィディレクターMicael Lercel氏は、デュアルダマシンNILプロセスの利点を認めているものの、テンプレートを使うことに問題があるかもしれないという。「この手法(デュアルダマシン法)にテンプレートを使えれば素晴らしいし、半導体プロセスフローの多くのステップを減らせるようにすることは大変望ましいことだ。しかし、非常に難しい2レベルテンプレートを作製しなくてはならないし、それを成功させるには欠陥とオーバーレイを制御しなくてはならない。実際にできることはウェーハからテンプレートまでのプロセスの複雑さを幾分軽減できることで、それはそれで良いのだが、この方法を成功させるには実行可能なテンプレート製造プロセスが必要だ」(Lercel氏)。

 Lercel氏は最近、ナノインプリント・テンプレートと光マスクの要件を比較した。NILでは等倍テンプレートを使うため、ターゲットの寸法が(EUVに使用される4倍サイズのマスク/レチクルの)1/4になるという。「このことはマスクのパターニング能力、とりわけ欠陥サイズに大きな影響を及ぼすだろう。ナノインプリントはテンプレート上にあるものを印刷することでは優れた方法だが、テンプレート上に欠陥がないように十分に注意する必要がある。それは非常に難しいことだ。すでにフォトマスク業界は半導体プロセスの技術革新スピードについていくことで手一杯の状態だ。ナノインプリントの課題がすべて解決されるのは数年先になるだろう」。
 米Hewlett-Packard社の研究者であるWilliam M. Tong氏は次のように付け加える。「ナノインプリント・テンプレートに見られる2つの欠点は、EBL(電子ビームリソグラフィ)の解像度と欠陥である。EBLについては、ナノインプリント・テンプレートではEBLのコストを上げるようなOPC、位相シフト、その他のRET機能を使う必要がないため、この点では節約になる。欠陥については、検査能力を4倍に向上させなくてはならないが、インプリントを行うたびにテンプレート表面が「クリーン」される。この自己クリーニング特性はナノインプリントに固有のもので、大幅なコストダウンにつながる」とTong氏は述べている。

まとめ

 欠陥密度、アライメント、オーバーレイなど、解決せねばならない技術的課題はまだ残っているが、現在までの成果は十分な将来性があることを示している。NILはIntelのロードマップに組み込まれ、2009年に導入される予定だ。また、最新のITRS(国際半導体技術ロードマップ)に初めてNILが取り入れられた。さらに、近々開始される予定の新しいMedea+プログラム「FANTASTIC」の焦点にもなっている。CEA-Letiが主導するこのプログラムには、スイスのSTMicroelectronics社、独Infineon Technologies社、独Philips社などのICメーカーも参加している。そのコンセプトは次のようなものだ。「FANTASTICプロジェクトの目標は、今ある課題を解決し、詳細な分析と評価によって説得力のあるデータを提示することで、この技術を32nm CMOSノードに統合できることを実証することである」。
 業界の最大の関心事は、特にデュアルダマシン配線構造の3次元パターン形成であろう。

* * * *
EV Group www.evgroup.com
Hewlett-Packard www.hp.com
Molecular Imprints Inc. www.molecularimprints.com
Nanonex www.nanonex.com
Obducat www.obducat.com
SUSS Microtec www.suss.com
Vistec Semiconductor Systems www.vistec-semi.com
* * * *
 
参考文献
1. R. Arensman,“Nano-imprint Makes Its Mark,”Electronic Business, July 2005.
2. F. Hua et al.,“Polymer Imprint Lithography with Molecular-Scale Resolution”Nano Letters, December 2004
3. M. Stewart et al.,“Interconnect Patterning in a Single Step with Multi-level Nanoimprint Lithography,”VLSI MultilevelInterconnect Conf. (VMIC), October 2005.
4. A. Hand, “One on One: A Closer Look at Nanoimprinting,”Semiconductor International, September 2004, p. 40.