|
2006年10月号
|
|
|
|
|
メタルゲート導入への新しいアプローチ
|
|
|
Peter Singer
|
|
|
|
|
メタルゲート導入への1つのアプローチはFUSI(フルシリサイドゲート)である。それは、基本的に既存のプロセスの延長だ。FUSIゲートはポリシリコンと、新しい材料とより複雑なプロセスを必要とする将来のデュアル仕事係数メタルゲート間をつなぐ技術と考えられている。シリサイドは抵抗を向上させるためにすでにソース・ドレインとゲートに使用されており、メタル配線の第1層とトランジスタをつなぐ、ビアホールとSi間のよりよい界面を提供する(ビアホールは一般的にはW)。ケイ素化合物は、TiやNi、Coなどの金属をSi上に体積させて作られており、TiSi2やCoSi2などのシリサイドを作るために、熱処理ステップ(一般的にはRTP)を行なう。FUSIアプローチでは、このステップはただ、Siゲートがシリサイドに変化するまで、継続される。
6月に開催されたVLSIシンポジウムで、ベルギーIMECは、NiベースのFUSIを報告した。45nmノードに対して、優れた低パワーで高性能および信頼性の高いプロセスであると述べている。IMECはプロセスウィンドウを向上させ、ある特定の点でメタルの仕事係数を調整する方法を発見したと述べている。
HfSiON上のNiベースのFUSIゲートのある低パワーCMOSトランジスタを使ったリングオシレータはIoff20pA/μｍとVdd 1.1Vで、17ピコ秒の記録的な無負荷遅延を達成した。FUSIプロセスと併用のメタルゲートは、さらなるゲート長削減を可能にした。ポリシリコン/SiONについては、n型MOS用は7nmまで、p型MOS用は14nmまで削減された。IMECはHfSiONのメタルゲートは最適化された従来のポリシリコン65nmデバイスよりも最高25％まで性能が向上できるとしている。
ゲートレベルで新しいSiGe犠牲キャップ膜を使用することによって、プロセスウィンドウ、製造可能性および信頼性が向上する。標準フローでは、ポリシリコンとスペーサの高さはFUSI前ではうまくコントロールされていない。なぜなら、CMPプロセスにおける不均一性と酸化剤エッチバックでのオーバーエッチの必要性のためである。SiGeキャップはプロセスのばらつきを和らげるためにポリシリコン膜上に堆積される。そして製造要求を満たし、5℃から20℃へとプロセスウィンドウを広げる。n型MOS用には最高1Vまでの動作電圧、コントロールされたNiSiとNi31Si12またはNi2Si FUSIゲートを使用してp型MOSには最高1.2Vで10年という高い信頼性が確保できるという。
|
Advertisement
|
|
|
|
|
|
|
仕事係数を調整するために、IMECはYbをゲートに組み込む方法を開発した。Ybはイオン注入中にポリシリコンの中に前もってドープされる。p型FETのVtはPt合金を使い、ひずみSi0.8Ge0.2チャンネルを適用することで、p型FETのVtはNi2Si FUSIになる。SiON上でn型FET (NiSi:Yb)とp型FET(Ni2Si:Pt+SiGe チャネル)のVtをロングチャネルの移動性の低下なしに0.25Vまで低くすることができた。
ゲートの空乏化を削減し、トランジスタの性能を高めるために、メタルゲートは従来のポリシリコンゲートの代替品として紹介されている。NiベースのFUSIはサブ45nmCMOS用として注目を集めている。それは、ポリの空乏を取り除き、High-k絶縁膜と互換性があり、業界では既知の材料であり、そしてまた従来のCMOSプロセスフローに溶け込ませる事ができる。
台湾UMC社は、FUSIゲート技術開発の成功を報告している。FUSI NiSiゲートに関する性能を高めるために使用された独自の歪みエンジニアリング技術を初めて公表した。ただ、通常のFUSIプロセスでの2つのステップの順序を反対にしただけで、n型MOSでの駆動電流が10％増すという結果になる「Enveloped FUSI」の仕組みが提案された。
FUSIの代替品は、直接メタルを体積することだ。会議で発表されたSematechの研究はそのエリアでの進歩を実証した。「メタル電極の材料とHigh-k絶縁膜がどのように反応するか調べた。そしてメタル電極の仕事係数がドープポリシリコンゲートに近く高い歩留まりを確保できるか調べた」とSematechアドバンスゲートスタックプログラム・マネージャのByoung Hun Lee氏は述べている。「私たちのアプローチは現在のCMOSフローに最小の修正を加えるだけで、メタル電極の実装を可能にさせる」としている。
Sematechの研究者は新しいプロセスを紹介した。それは2つのことなるHigh-k膜と−もし必要なら−n型MOSFETとp型MOSFET用にそれぞれ2種類のメタル電極を使用する。
デュアルメタルゲート(DHDMG：Dual Metal Gate)プロセスと呼ばれ、アプローチはより制御が可能であり、より明確なゲート形状を持つ結果になる。プロセスは簡単に実装でき、リソグラフィレベルやステップの数などを大きく増やす必要はないとしている。 |
|
|
     
|