Semiconductor Packaging 2006年10月号

2006年10月号

Semiconductor Packaging

チップパッケージ協調設計の取り組みは続く

John Baliga

＊　＊　＊　＊

	Advertisement

　チップパッケージ協調設計を可能およびそれを支持するための取り組みが何年もの間行われてきている。チップとパッケージの同時進行による設計への取り組みは90nmプロセス技術が量産に入るにつれて現実になり始めた。そしてこの分野の専門である米Optimal社と米Rio Design Automation社が共同開発を発表した。
　協調設計に必要なフレームワークを製作するのに要求される作業のほとんどは90nmノードで行われている。両社は現在大手EDAメーカーの既存のツール用に設計されたツールを提供している。この共同開発プロジェクトの目的は、開始から両設計プロセスが並行して行えるようにすることであった。
　プロジェクトは、Rio Design Automationの製品「Rio Magic」とOptimalの「PakSi-E」をつないだ。Rio MagicはチップI/Oからボールまでの相互接続を行うパッケージに配慮した、チップ設計ソフトウェアとされている。PakSi-Eは、最初のパッケージデザインを検証および可能な変更を確認する三次元電磁気解析を行う。目的の一つは、全体的なチップパッケージ相互接続システムでのコストおよび性能を最適化する設計プロセスにおいてチップI/Oレイアウトを早く決めることである。
　このようなレイアウトがチップデザインプロセスの始め近くで特定できれば、製品サイクル時間を減らしながら、パッケージデザインをチップデザインと並行して行うことができる。SoCのパッケージデザインに4～6週間取ることができる。



	図　チップI/Oの最適化をチップ開発の始めから行うことは、製品投入までの時間を短縮するだけではなく、配線および再配線設計全体の最適化にもつながる

　代わりに最適化されたI/Oレイアウトが、より信頼性があり高性能パッケージへ導けば、なおさら重要である。先端デバイスの動作周波数がギガヘルツ幅に高速化していることを受け、信頼性のあるパッケージ性能を確保することはかなりの課題となっている。これらのスピードにおいて、パッケージ性能の解析は、予備のものであっても、電磁気の徹底的な調査を含んでいなければならない。チップが設計された後までこれを先延ばしにすることは市場投入の遅れを意味することになる。
　このようなツールはSoCまたはSiP製品設計に有効である。また設計プロセスの早い段階で必要なことから、SoCおよびSiP間の選択にも有効である。
　もしSiPアプローチが選択された場合、同時進行設計は極めて重要である。パッケージは、この場合、チップ同士を結びつけ、パッケージ相互接続はSoCのチップ上での相互接続と同じように機能するのである。これらの相互接続は違った方法でも行うことができる。SiPでは、基板層においてトレースになるのである。チップ積層型のSiPは、パッケージと同じくチップ同士をつなげるために、パッケージと同じくワイヤーボンドを使用する。少なくとも、SiPの各チップの設計は、始めからのパッケージ相互接続からなっている必要があるのである。
　チップを埋め込んだ3-D ICやモジュールなどの先端技術を実行可能にするために、同時進行設計以上のものが必要であるかもしれない。
　業界は、必要性とそのためにツールを作成することを知った上でチップパッケージ協調設計に関しての第一歩を踏み出そうとしている最中である。より複雑なチップパッケージデザインを扱うにはもっと多くのステップが必要であり、まだ存在しない設計機能が出現、確立されなければならない。