Features 2006年11月号

2006年11月号

ナノテクが徐々に
半導体製造を強化する

Alexander E. Braun

　ナノテク開発は進歩しているように見えても、CMOSにとって代わるというナノテクの目的となるべき点から考えると不十分だった。ナノテクは主に既存の技術をサポートするものとして方向付けられ、それ以降はあまり考えられていないので、CMOSがナノテクのプラットフォームになりつつある。

＊　＊　＊　＊

　最先端技術で支えられている業界で何としても避けたいものが「変化」とは皮肉である。半導体エンジニアが、もうこれ以上の次善策では手に負えず抜本的変更によってのみ次世代デザインノードへの道が開けると判断した場合に限って、「破裂的技術」と称される変化が許されるのだろう。特にナノテクが半導体製造に導入されるプロセスで、まさしくそれが言えるようだ。
　「半導体業界はポストCMOSについて考えてはいたが、代替技術を探す行動を最近まで取っていなかった」とNSF(全米科学財団)Nanoscale Science and Engineering Center for High-rate NanomanufacturingおよびNSF Center for Microcontamination Controlで所長を務める米ノースイースタン大学のAhmed Busnaina氏は見る。「SIA(米国半導体工業会)内に設けられたIBM、TI、Intel、Micron Technology、AMD、Freescaleが主導するグループはNSFと共同で、SIAがスタートさせた新しいナノエレクトロニクス研究所(NRI：Nanoelectronics Research Initiative)を通して、昨年、学術機関で行われているナノエレクトロニクス研究に資金援助を行った。また、2つの新しいセンターにも資金援助しており、今後三つ目の援助対象も発表される予定である。新しいセンターの一つはUCLAに、もう一つはアルバニー(米ニューヨーク州)にある。

	Advertisement

　ほとんどの半導体企業はカーボンナノチューブをトランジスタとして使う計画を立て、控えめな目標を設定している。この研究により2020年へ向けて現在の技術が進歩するかもしれないが、恐らくそれ以降は無理だろう。しかしそれは驚くに当たらない。我々の業界は10年先以降を見ることはほとんどないし、ITRSでさえ2020年までしか設定されていないからだ。その先には、予想される技術(すなわち、ナノチューブ、III-V族、シリコンナノワイヤー)に関して未知の領域と不確かさが横たわっている。しかし、ITRSはCMOSベースとそれ以降をカバーする新しい技術に対応するため、ある分野(新探求デバイス：emerging research devices)を除外し、技術が向かうべき方向性をはっきりさせていない。ナノチューブの代わりにシリコンナノワイヤーを考えている企業もある。シリコンナノワイヤーは、シリコン表面に対して垂直に成長するカーボンナノチューブとは違い、シリコン表面に沿って化学的に成長して表面上のパターンに結合させることが可能である。パターンが十分微細であれば小型トランジスタの作成にも使用することができる。
　未解決の問題はたくさんある。微細化が進むにつれ、CMOSトランジスタのアプローチ、つまり電荷ベースのエレクトロニクスでは、稼働中のデバイスを効率的に冷却することが不可能となる。現在、電荷ベースではないエレクトロニクスが検討されている。米Nantero社は、情報を保持するメカ位置合わせを採用したカーボンナノチューブベースのメカスイッチを手掛けている。同スイッチは電荷によってオン/オフするが、メカ位置でもってデータを保持する。韓国Samsung社などは基板から柱のように生じるカーボンナノチューブを使ったメカスイッチを作成している。電極駆動がそれらを接合したり、あるいは接続を切るため離したりする。日本製のものでは電流を通す電気機械の硫化銀スイッチがあり、化学反応を起こしてコンタクトをつないだり切ったりするバンプを形成する。すべてが電気機械的というわけではなく、米Hewlett-Packard社は電荷によってオン/オフする分子エレクトロニクススイッチなども手掛けている。
　どの技術が成功するのか誰にも分からない。そのため、半導体業界はどんな新スイッチがトランジスタの代替物として登場するのか、その信頼性や製造の可能性、コスト、拡張性、熱的特性といったことを判断するため、ナノスケール科学や技術センターを注意深く見守っている。CMOSの時代が続く間は、半導体ナノテクは進歩が見込めないだろう。デバイスメーカーが微細化を推し進める限り、コストのかかる新技術は避けられるとみられる。例えばもし複合材料のような特定の材料が必要になるようなことがあれば、ナノテクが役に立つ可能性がある。
　リソグラフィにも疑問符が付く。現在、30nmまでEUVを使っての試験製作が行われている。理論上、EUVは14nmの微細化まで対応することが可能である。しかし、14nm以細でどのテクノロジーが使われるのか明白ではない。微細加工には歪みインターフェースか自己組織化が使われることになるのだろうか。しかし、これらの技術では、回路設計時に必要な通常の構造(均一なライン、ドットなど)という結果はもたらしても不規則なものにはならない。今のところナノテクによるソリューションはほとんどない。特に半導体業界の資金注入が比較的小規模なものにとどまっているからだ。これはナノエレクトロニクスを集中的に扱っているナノテクセンターがほとんどない理由である。それでも、現在業界が資金提供しているセンターはCMOS技術とその延命に取り組んでおり、CMOSの代替技術に取り組んでいるわけではないのである。
　これまで、半導体業界は100nm以細の製造を経験してきているので、恐らく間違いなくナノテクについて知らないわけではない。しかし、ことはそう単純ではないのだ。ニューヨーク州アルバニーにある大学、College of Nanoscale Science and Engineering of the Universityのテクノロジー部門バイスプレジデントJames Ryan氏が言うように、「破壊的技術の実装は複雑だが、すでにナノエレクトロニクス業界に応用されている。それが進化し続けていても、だ。そのような技術が高歩留まりで高信頼性を持ち製造され得るように、完全実装の前には広範囲の調査・開発が必要である。」
　ナノテクの進歩は課題に後押しされている。バルク領域で抵抗率の増加が顕著な100nm以下のワイヤーでは、材料やプロセス知識、欠陥制御技術の向上が必要だ。微細化の過程で問題が生じ、新しい計測技術が必要とされている。そして、微細加工全体の問題があり、それがエッチングとそれに続くプロセス、表面の完成度制御に必要な高精度を持つパターニングツールの進歩を促すだろう。
　Ryan氏によると、この進化の過程は恐らく22nmまで続くだろう。それは現在誰もが従来の方法の先にあると見ている地点である。「IBM、AMD、TI、Micron Technology、Intel、Freescaleの各社はポストCMOSのデバイス領域を研究するため米ナノエレクトロニクス研究所(NRI)に資金を提供している。焦点になっているのはCMOS以外の最先端デバイスとそれらの製造に関する研究開発である。我々は新しい量子コンピューティングなど状態変数デバイスの開発やその製造方法に取り組んでいる」と同氏は述べた。
　実際には、ほぼすべての科学分野を横断するナノテクが徐々に実装されてきている。例えば、よく見られるのはナノパーティクルフィラー用ペイントにナノテクが使われている例である。これは構造成分を作る新材料開発におけるLow-k研究に応用可能だ。これ以外にも、多相材料の制御方法、パターンやデバイスを製造するための多相材料の使用方法を学ぶ必要がある。多孔質絶縁膜のような何か「シンプルなもの」なのか、あるいは自己組織化する方法でパターンを作るため基板上に回転塗布できる材料なのかを理解する研究が必要なのである。

ムーアの法則に立ち返って

　ベルギーIMECのナノテク戦略コーディネーターMarc van Rossun氏は2つのナノテク領域を見ている。一つはトップダウンアプローチ、もう一つはボトムアップアプローチである。トップダウンはおなじみの微細化アプローチである。例えば、光リソグラフィ、電子ビームリソグラフィ、X線リソグラフィ、エッチング技術がそうである。これらは十分に開発され、それらの未来は簡単に推測できる。もう一つの領域は研究開発中のボトムアップで、原子と分子集合体を扱い、どう進歩させていくかは明らかではない。トップダウンは限界に近づいており、22nmノード以降では、将来の微細化に向けてどれほどの進歩があるのか不確かだ。
　これはすべてムーアの法則を再定義することになり、焦点は、複雑さとトランジスタ数の倍増から回路機能性の向上へとシフトする。ITRSでさえ手を広げなくてはならなくなるだろう。ある部分は、例えば許容できるワット損レベルによって分岐していくだろう。非ロジック機能を持つハイブリッドチップなど異種材料の統合は別の検討課題になろう。重要なパラダイムシフトは単芯から多芯アーキテクチャであり、それはデータ処理につきものなので、もはや複雑さだけがチップの潜在的決定要因ではない。
　材料の基礎的特徴について理解は深まっているが、ナノスケールレベルでの制御が不十分である。材料特性に関しては微細レベルで形状制御をすることによって、更なる理解が得られなければならない。これは異なる状況下、ゲート材料でのHigh-kとLow-k材料にも同じことが言える。材料同士の相互作用は、プロセス、特徴の認識、モデリングにおいて複雑さを増している。
　直接観察できない側面もあるので、モデリングアルゴリズムは現実から乖離しがちになる。モデル化されたものと観測可能なパラメータの間に中間層が増えてきている。かつて、モデルにさかのぼることができる、シンプルで計測可能なパラメータを持つ準経験的モデルでは不十分だった。現在は、計測とモデリング間に十分なクローズドフィードバックループがないので、材料最適化がボトルネックである。

そして台所の流しにも

　米Lucent Technologies社は、機能性向上のための高度な統合がナノテク研究における力強い傾向だと見ている。同社テクニカルスタッフのDon Tennant氏によると、大規模ミラーアレイとICを統合しそれらを一緒にパッケージングする方法を開発するプロジェクトがあるという。「IC自体を推し進めているわけではない」とTennant氏はいい「時には緩やかな線幅ルールを用いることもある。その値は結合センサーあるいはミラーアレイ、そしてパッケージシステムを作る他のMEMSデバイスに由来する。我々にはASICの代わりにASIS(application-specific integrated system)というシステムオンチップがある。センサーやMEMSデバイスもナノテクに含まれるとすれば、これは今、実行可能なことである」という。



	図1　DARPAが資金提供した光マスクレスリソグラフィに関する研究プログラムの一部として開発されたMEMSミラーアレイのプロトタイプ。ピストンタイプのミラーは下に見えている正弦曲線型スプリング上に置かれ、スプリング下の各静電アクチュエータによって制御される。高充填比バージョンのチップは1つのミラーが下がった状態ではめ込まれている (出典：Lucent Technologies社、ベル研究所、DARPA)

　この急速な進歩は可能である。なぜなら、これまでの製造装置、製造能力、ノウハウがその研究のほとんどに応用できるからだ。たった1つのトランジスタはつまらないものだが何百万のトランジスタではマイクロプロセッサのような強力な回路が可能なように、Lucentのプロジェクトには1つのミラーではなく大量のミラーアレイ(図1)を含んでいるものがある。TIのHDTVミラーアレイチップはMEMSと統合されたICだが、エレクトロニクス業界に革命を起こした。より高密度の空間光変調器もDARPAプロジェクトを通して開発中であり、マスクレス光リソグラフィに光MEMSチップを統合させる研究も含まれる。これも、フォトマスクの代わりにプログラム可能なミラーアレイを使用することで、革命的だということを証明するかもしれない。システムのスループットは低いとみられるのでロジックやメモリーチップの量産には使用されないかもしれないが、ASIC、プロトタイプ製作、あるいはマスクメーカーが設計を行わない機密の軍用アプリケーションにとっては魅力的である。
　我々は、性能におけるリニア増加が問題を複雑化させマージンが縮小するレベルに達しようとしている。それでも、エンジニアは性能向上を目指す前に回路アーキテクチャを向上させるだろう。CMOSが10年以内に力を失うだろうという予想は「力を失う」という定義による。90nmノード技術を必要としないアプリケーションもあるし、130nmあるいは180nmさえ、それが最もコスト効果が高くサーマルバジェットや電流駆動のようなパラメータのマージンをよくするのであれば、十分使用される。しかしチップサイズのシステムは、追加的な機能が組み込まれるので最先端のものとなるだろう。
　2016年までに回路は大きく変わることはないだろう。他の材料でパッチされたり、実際のアクティブスイッチング領域がシリコンから恐らくカーボンへ移行したりしながら、引き続きCMOS技術に依存しているだろう。基本的な基板、配線、キャパシタ、ICの三次元積層のすべてはシリコン技術を捨て去ることはないだろう。



	図2　最先端ICはナノテクである。100nm以降、半導体業界はナノスケールで研究を進めている。しかし、カーボンナノチューブのようなポストCMOS材料に代表されるナノテクはまだ遠い将来の話である (出典：Applied Materials社)

利用可能なものを利用して

　米Applied Materials社(AMAT)などは自分たちがすでにナノテク領域に入っていると見ている(図2)。「ナノテクを寸法や製造方法に基づいて考えるならば、それがトップダウンであれボトムアップであれ、我々はナノテクの特性や恩恵をうまく利用している。同時に、微細化に伴う問題を解決し、CMOSの延命にも努めてもいる」と言うのは最先端技術担当ディレクターのNety Krishna氏である。
　ナノテクは機能性や性能アップのために使われる。ゲート絶縁膜(SiON)で自己組織化した窒素を含むゲートスタックが一つの例である。デバイスメーカーはゲート絶縁膜で10層ほどの窒素原子層を扱う。いかに窒素の状態を変えず、正しい電流、しきい電圧、リーク値にするかということ同様、いかに窒素を加えるかは絶縁膜の性能にとって重要である。
　他に重要なものとして極浅接合がある。その接合深さと急峻さ(後者は今ではほんの数nmしかない)は、45nmノードにおいて、接合深さ120nm以下で制御されている。ソース、拡張、10Åから30Åのインプラントをいかに制御するかはクリティカルな問題であり、慎重に研究が進められなければならない。別の例として選択エピ(SiGe)が成長する歪みチャネルがあり、90nmノードでIntelが実証している。AMATはこれを65nmで実証しようと取り組んでおり、将来のノードに向けて進化させようとしている。そうなれば性能向上のために上層の追加が必要になるだろう。格子パラメータが0.01違うと駆動電流の性能が50～100％もアップする可能性がある。
　大きく分けて3つのカテゴリを検討する必要があろう。一つ目はチャネル技術である。歪み技術で得られた進歩を維持するためより多くのことがなされなければならない。可能性のある破壊的技術は、チャネル内であれチャネル自体であれ、ゲルマニウムかもしれない。しかし、量が極めて少ないのでそのレベルで制御されなければならないだろうし、それはナノテクの主要な問題である。
　二つ目はインターフェース技術である。半導体業界は厚膜から薄膜へ進歩を遂げてきた。今となってはインターフェースを残すのみであり、それが性能をアップさせる鍵となる。インターフェース技術はゲートスタック、配線、パッケージングにとって極めて重要になるだろう。ウェットケミストリ法はインターフェースの技術的課題の克服をいかに促していくかという点でより重要になるかもしれない。
　三つ目は新材料に関する広範囲なカテゴリである。具体的に言うと、フォトレジスト、Low-k、非揮発性メモリー技術、多孔質Low-k、パッケージングに影響を与えるよう開発された膜である。従来の非揮発性メモリー分野でいかにポリシリコンを扱うかということに関しては新しい思考が必要だ。粒子が微小なため粒子が1つのゲートもあれば2つのものもあり、ばらつきが生じる。設計が電荷トラップデバイスへ移行するとき、電荷トラップ材料に置かれた窒化シリコンは単に名ばかりの窒化シリコンとなるだろう。表面トラップが影響するバルクトラップ分布とバルクトラップ技術が原因で、開発された膜は異なるものとなるので、粒子はバルクと電子中にそのまま残る。CMOSの将来はナノ技術開発された材料と結びついているのだ。



	図3　65nm以下では主なアプリケーションの50％がS/TEM領域の移行期となるだろう。R&D、開発、ランプには三次元表層の測定技術が必要となるだろう (出典：FEI社)

リソグラフィとナノ測定技術

　米Molecular Imprints社が研究中のステップアンドフラッシュ・インプリントリソグラフィのような最先端技術によって、50nm以下の製造でもナノテクの応用が実現するだろう。基本的なパターニング分野では、25nm以下の形状作成能力がプリンティングとエッチングで示されている。ナノスケールパターンを作成する現在の能力で、光・磁気データ記憶とバイオテクノロジー領域での取り組みが可能となる。例えば、もし可視光線の波長の1/10ほどの作図が可能なら、光子をうまく利用できるような構造ができるかもしれない。この技術は最先端だがCMOS用にさらなる開発が必要である。
　線幅は明らかに測定技術の推進役だ。「ノードを超えて進化するので解像度の要求が増している(図3)。それゆえ、光学ベースからSEM、S/TEMと、そして最終的にはTEMへとツールが移行してきた。これは今後も続くだろう」と米FEI社のワールドワイドマーケティング・ビジネス開発担当バイスプレジデントMatt Harris氏は述べる。また、複雑さも測定技術を大きく推進させている。チップが多層になり形状は複雑さを増している(より三次元化している)ので、断面的な分析がさらに必要である。形状は横からも観察しなければならない。トップダウン図と合わせたり複数の断面図に重ねたりすれば、例えばfinFETの三次元分析がうまく行われるだろう。そこではゲート厚、深さ、膜厚を観察することが重要である。線幅が細くなるにつれてリソグラフィが進む道も簡単ではなくなってきた。微細化の道をたどることはますます難しくなっている。「リソグラフィは193nmでしばらく停滞した」と米KLA-Tencor社のCTO、Lance Glasser氏は述べ、「だからエンジニアは新しい材料、新しい構造、あるいはデバイスアーキテクチャで代替したのだ」と語る。
　これは一連の障害を引き起こす。なぜなら新しい材料は予想もしない方法で混ざり合い、それらの統合は難しく、そしてもちろん、それぞれを測定しなければならないし、それらの特性を明らかにしなければならないからだ。それで、微細化だけでなく、3Dの重要性が増し、新しい材料が登場したために測定技術のニーズが生じている。
　ナノテクはトランジスタを短期間で向上させることができないからといって過小評価されるべきでない。実現するためには時間はかかるが、従来のやり方もしくは予想もしないやり方においてもシリコンと表裏一体となることにより、新たなアプリケーションやビジネスが創出されるということは間違いない。シリコンに強く結びついている今日のモノリシック業界の多くは、より多様で、アプリケーションに素早く対応するものになるだろう。
　最良の方法はこれからである。