2006年11月号
SiPで高性能デバイスの
Semiconductor International 日本版は9月、第7回SIJテクニカルセミナー「SiP：エボリューション−拡大するアプリケーションと次世代パッケージング技術の可能性を探る」を開催した。携帯機器やデジタル家電などアプリケーションの拡大により、製品化期間の短縮が急務とされ、短期間で多機能なSiPの製品化を実現する次世代パッケージング技術に注目が集まっている。次世代パッケージング技術に注目し、明日の技術課題を克服する先端技術の最新動向を検証した。
＊ ＊ ＊ ＊
NECエレクトロニクス 先端デバイス開発事業部チームマネージャー川野連也氏は、開発されたばかりの同社SiP「SMAFTI」を発表するとともに、SiP技術の開発動向を語った。SMAFTIは、ロジックと大容量DRAMを同一パッケージに縦方向に積上げて省スペースに収容し、従来比10倍以上の高速化を実現できるという。その通信スピードは、100Gb/s。さらに、このSMAFTIは複数のチップを製造工程でパッケージ化できる技術であり、パッケージまでのトータル製造プロセスを容易にするものだという。SMAFTIでは、ロジックとメモリーを50μmピッチで接続。「スーパーコネクト」技術により、ウェーハ上にまずメモリーチップを搭載し、それを封止した後にシリコン基板を除去して裏面側にロジックチップを搭載、その後に最終端子であるBGAを形成する。これにより50〜500μmピッチまでの寸法差を吸収し、高密度配線を実現する。川野氏は、NECエレクトロニクスは前工程および組み立て工程の両方を持っているが、前工程は基幹プロセスであり、標準化されている。一方で組み立て工程は、一品一様だという。一般化の必要があり、SiP製品ごとの条件だしをしない方向で考えていきたいと述べた。
Advertisement
米Tessera社CTO Program DevelopmentのBelgacem Haba氏は、電子機器小型化の歴史を辿り、そして同社が保有するチップ積層技術を紹介した。さらに多様なデバイスと光学部品、機械部品が集積される携帯電話などの携帯端末向けCCDイメージセンサーユニットの実装技術を解説した。東北大学大学院工学研究科バイオロボティクス専攻助教授田中徹氏は、東北大学における三次元集積回路プロジェクトを発表。同大学が試作した三次元チップの概要を説明した。また、オーストリアEV Group社Sunil Wickramanayaka氏は、SiPやMEMS、三次元実装に適用できるボンディング技術を紹介した。独SUSS MicroTec社Technical & Marketing Manager Bill Crouch氏は、米IBM社が開発した次世代完全Pbフリー半導体パッケージング技術「C4NP（Controlled Collapse Chip Connection New Process）」を紹介した。同社は、IBMのC4NPを実現する300mmおよび200mm対応装置を開発することになるという。C4NPは、完全Pbフリーの高い信頼性、微細なリード配列ピッチ、安い材料費など、さまざまな利点を持つフリップチップ技術で、あらゆる配合のはんだを使用できる柔軟性を有しているとしている。
