RSS

データ・ストレージ

Reed Business Informationグループ ウエブサイト


2006年12月号
ゲート絶縁膜の
物理的特性の進化
J. Li,
A. Groenendyk,
A. Fuerst,
R. Carey,
米Intel社 Fab11X
www.intel.com
　SiO2のゲート絶縁膜は、窒化することで適用範囲を45nmまで拡張する。窒素の取り込みは、取り込みによる界面トラップ電荷がゲート絶縁膜のインテグリティに不可欠であるため、厳密な制御を必要とする複雑なプロセスである。
＊　＊　＊　＊
　ゲート絶縁膜は、CMOSトランジスタにとって重要なコンポーネントだ。SiO2は40年以上もかかって進化しており、窒化することで次世代への対応も可能となる。SiO2は、その物理的化学的特性によりゲート絶縁膜材としての寿命が長い。CMOS技術は、ムーアの法則を順守するため絶え間なく進化し厚さを抑え微細化が必要とされ、現在ではゲート絶縁膜の厚さは1.0nm未満になると予想されている。SiO2の物理的な厚さは1.0nm未満で、この要件を満たすには物理的厚さは厚く電気的特性を変化させ対応するしかない。Si酸化膜を窒化させるか、またはSi基板上に直接酸窒化膜を堆積させて、SiOxNyを使用する方法がある。酸窒化膜はSiO2の拡張であり、高い誘電率、低いゲートリークおよび高い破壊電界電圧が主な特徴である。酸窒化膜により、45nmノード実現が可能になる。High-kゲート絶縁膜が次世代ゲート絶縁膜の候補として研究されてきたが、ここ数年間でやっと45nmノード以降での適用に向けて進歩を遂げているようだ。

ゲート絶縁膜材としてのSiO2

Advertisement
　重要なゲート絶縁膜のインテグリティは、トランジスタの切り替え速度、消費電力およびデバイスの信頼性で重要な役割を果たす。SiO2は、化学的および物理的な特性、そしてプロセスの簡易さで何十年も絶縁膜として採用されてきた。これらの特性には、熱力学的安定性、自然なSi酸化膜および安定したSi/SiO2界面が含まれる。また、SiO2はエネルギー･バンドギャップが8eV〜9eVであることからも優れた絶縁体であるといえる。正孔および電子がそれぞれ3.1eVおよび4.5eVという大きな障壁高さによって、チャネル内のキャリアを維持している。電気的に安定しているSiは、<100>表面のトラップ密度が低い。SiO2にはいろいろなメリットがある反面、問題点もある。それは、Si/SiO2界面およびSiO2面上でトラップされた電荷によって生じる信頼性に関する懸念だ。ごく一般的な電荷は、界面トラップ電荷(Qit)、固定電荷(Qf)、酸化トラップ電荷(Qot)および移動イオン電荷(Qm)である。
　高密度化および微細化はムーアの法則を順守し進んでいるため、ゲート酸化膜厚が薄くなるにつれて、界面特性がますます重要な役割を果たすことになってきた。厚さが1.2nmに達したとき、SiO2膜にはまったくバルク膜の特性がない。その代わり界面の特性が優位となる。ここで、Qitはデバイス性能に深刻な衝撃を与える最も重要な電荷になる。
　元来、界面電荷とは、SiO2/Si界面のSiの不対ダングリング･ボンドである。Qitを減少させる一般的な方法は、ゲート酸化膜成長後のH2アニールである。これがダングリング･ボンドを不動態化させてQitを効果的に減少させるが、その一方でH2のパッシベーションは可逆プロセスである。付着した水素原子はダングリング･ボンドを脱着させて被膜で保護しなくてもよい。1)界面電荷のパッシベーションの理解および実用アプリケーションに向けてかなり研究が行われてきた。その中でも、Foley2)らによる重水素の研究が最もよく知られており、彼らはSiO2をアニールした重水素および水素の脱着率を比較し、Si原子に強力に密着していることから、重水素は水素よりもっと低い割合で脱着することを実証した。

ゲート酸窒化膜のプロセス
図1　NH3の窒化は、酸化膜から酸窒化物に変換するために最も重要な段階である。N2アニールは、トラップされたH2の排除に使用され、O2溶液はシリコンのダングリング･ボンドを中和させる
　
　デバイス性能の向上のため微細化が進み、ゲート酸化膜厚はSiOwのわずか数個の分子層とほとんど変わらず、130nmノードで物理的な限界に達する。国際半導体技術ロードマップ(ITRS)によれば、ゲート酸化膜厚は1.0nm未満にする必要がある。
　明らかに、SiO2は2006年以降ITRSの主張を裏付けることはできなくなる。これに業界は2つのアプローチで対応してきた。1つに、従来のSiO2をSiOxNy膜に変換することで、2つ目には、SiO2より高い誘電率を有するHigh-k材料を導入することだった。
　極薄酸化膜アプリケーションについては多数の文献で述べられている。3)-6)SiONの明確な特徴は、窒素取り込みが熱力学的に恵まれたプロセスではないということである。室温および大気圧では、安定したSiONは存在しない。7)実際の窒素取り込みは、2つのメカニズムを介してのみ発生する。1つは、SiO2膜および界面内の低エネルギー状態であり、転位、積層欠陥、空孔およびダングリング･ボンドなどの結晶体の傷によって生じるものである。もう1つは非平衡状態を表し、界面付近の反応帯で動力学的にトラップされた窒素原子である。これらのメカニズムは、実験データによって立証されている。窒素が浸透すると、SiO2膜の誘電率は窒素の比率と比例して増加する。8)窒素が浸透したSiO2のメリットは次の公式で求めることができる。
　tSiONおよびtSiO2は、それぞれSiONおよびSiO2のゲート絶縁膜に必要な厚さである。kSiONおよびkSiO2はそれぞれSiONおよびSiO2の誘電率である。増加したkは、ゲート絶縁膜の要件に必要な物理的厚さの制約を緩和する。窒素取り込みは物理的、化学的または熱学的方法に分類される。窒素をSiO2に取り込むいくつかの物理的方法は、イオンビーム･スパッタリングおよび窒素の注入である。通常、これらの方法は低温動作および水素を含まない膜の利点を考慮したものである。最も一般的に使用されている化学的方法は、プラズマCVD(PECVD)であり、これは比較的低温(400℃未満)で動作し、SiON膜をSi上または既存のSiO2薄膜上に直接堆積させる。熱処理方法として、窒素系大気(すなわち、N2O、NO、N2またはNH3)内の酸化膜のアニールがあげられる。このごく一般的に使用されている2つの方法は、熱学的に成長した酸化膜上のプラズマおよび熱的なNH3窒化である。両方ともプロセス制御が良好で窒素取り込み率も高い。
　図1は、3段階から構成される一般的なNH3窒化プロセスを図式化したものである。第1段階は高温NH3の取り扱いであり、窒素および水素を元来のSiO2に取り込む。続いて高温N2アニールへ進むが、これは膜から過度のHを打ち込むものである。最終段階は低温O2溶液であり、これは前段階から形成されたSiONを安定させる。3段階のうちNH3の取り扱いが最も重要であり、デバイス性能はNH3の濃度、温度および時間によって大部分が調節され制御される。NH3取り扱いの間、アンモニアはSiO2と次のように反応する。
　H2Oは燃焼室から取り除かれ、その一方でＮおよびＨがSiと化学結合を形成している膜に取り込まれる。Ｎ取り込みは適しているが、Ｈは化学反応の副生成物なので、Ｈが過度に発生すると、デバイスの不適切なしきい電圧シフトおよび高いゲートリークを引き起こして、正の界面電荷9)となる。

ゲート酸窒化膜および
プロセスの監視

　ゲート酸窒化膜は、通常電気試験(E試験)が行われる。E試験パラメータのうち、PMOS(Vtp)のしきい電圧、NMOS(Vtn)のしきい電圧、PMOS(Jgp)のゲートリークおよびNMOS(Jgn)のゲートリークは最も重要である。これらのパラメータは、ゲート酸化膜成長およびゲートのアニールプロセス条件に対して非常に敏感に反応する。
図2　ゲートのアニールプロセス衝撃およびVtpとVtnの相関関係。デバイスのしきい電圧上の酸化膜厚および窒化の度合いの効力を示している。酸化膜が厚いとVtpが減少しVtnが増加する。窒化が高いとVtpが増加しVtnが減少する
　 図2は、E試験パラメータ上の代表的なゲート酸化膜の窒化プロセス条件を示している。窒化プロセスでは、入ってくるウェーハが厚い酸化膜を有しているとき、窒素の浸透および取り込みは低下し、高いゲートリークを引き起こす。薄い酸化膜を有するウェーハはこれとは逆の結果になる。一定の酸化膜の厚さの場合、温度の上昇またはNH3の濃度により窒化レベルが上昇し、ゲートリークは低くなり、PMOS(Vtp)シフト上のしきい値は高くなる。VtpおよびVpnは同一のプロセス条件によって効力を発揮するが、反対の結果を生むことに注意する。これは、MOSエネルギー･バンド構造によって説明される。負バイアス下で正の界面電荷(SiON膜を有する場合)を有するPMOSデバイスの場合、このデバイスの電源を入れたとき、これは反転状態になり、バランスバンド(Ev)がフェルミ準位(Ef)の方向へまとまり、その結果フラットバンド電圧(Vfb)は増加し、しきい電圧シフトも大きくなる(図3a)。正バイアス下で正の界面電荷を有するNMOSデバイスの場合、このデバイスの電源を入れ反転状態にすると、伝導バンド(Ec)グループがEf方向に向き、その結果しきい電圧シフトは小さくなり反対方向になる(図3b)。
図3　正のインタフェース電荷によって生じたしきい電圧シフト。エネルギー･バンド図は、窒化プロセス条件によってVtpおよびVtnの反対動向を示し、正のインタフェース電荷によって減少したVfbが原因で生じたVtnシフトの減少を示している。正のインタフェース電荷によって増加したVfbが原因で生じたVtpシフトの増加
　E試験パラメータはゲート絶縁膜特性の良好なデバイス性能を示すが、これらは配線工程でデータ収集されるので、リアルタイム･プロセス制御または監視には使用できない。ゲート酸化膜の窒化プロセスの場合、最も重要なプロセスの変化は、NH3の濃度および温度にある。これらの小さな変動によってしきい電圧シフトは激しくなり、ゲートリークも大きくなってしまう。ツールの安定性は、APC(Advanced Process Control)を使用して室温およびNH3濃度を測定し監視される。プロセス変化制御およびデバイス性能の予測は、リアルタイム監視を必要とする。
　従来の表面分析技術によって窒化酸化膜から窒素および水素が測定される。深さプロファイルでは、Nが元来のSi/SiO2界面で充てんされ、Hが自由表面で頂点に達し、継続的に低下したことが示される。界面が堆積していないのは、H原子が界面で化学結合をしていないかまたはトラップされていないことを示している。その代わり、これらは膜の表面に集結し、表面の状態によって引き寄せられ、膜を通して拡散される。表面の分析方法により、酸化膜の窒化プロセスおよびその後の外部拡散中のHおよびN取り込みに関する詳細な情報が得られる。この情報はプロセス開発および診断に有効だが、こういった技術は単に化学的側面のみ考慮しており、プロセス条件から電荷効力を検出することはできない。
　一般的に使用されている電気分析方法は、非接触型の技術である。代表的なアプリケーションでは、酸窒化膜の表面および界面の電荷を測定し、プロセス条件およびデバイス性能と関連付ける。有効なパラメータの中には、特異なトンネル電圧(DVt)およびVfbが含まれる。DVtでは、酸化膜の強磁場リーク特性を監視し、より従来の一時的な絶縁破壊の測定と同様の酸化物のインテグリティおよび品質の表示を行う。表面電圧が最大限に飽和するまで、DVtは大きいコロナバイアス(正負)を適用して測定される。DVtは2個の表面最大値の合計である。Vfbは半導体に電荷が存在しないときの電圧を指しているので、その両端の電圧は下落しない。つまり、バンドダイアグラムでは、半導体のエネルギー･バンドは水平(平坦)である。この手法では、VfbはSi表面の光電圧がゼロ(すなわち、Si内の電場がない)時の電圧である。図4はプロセス条件に対するDVtの反応例である。

将来のゲート絶縁膜
図4　ゲートアニールプロセスでの温度に対するDVtの反応であり、DVtとプロセス温度との良好な相関関係を示している。DVtは適切な感度でうまくプロセス温度を追跡記録している

　トランジスタが縮小するにつれて、ゲート絶縁膜が薄くなり、わずか1.2nmでたった5個の原子層の厚み分となる。ほとんど原子レベルでゲートの設計を行わなければならない。ゲートのSiO2からのリークは、厚さが減少したとき飛躍的に増加する。それにもかかわらず、ゲート絶縁膜の薄厚化を進めることが必要となっている。酸窒化膜は、45nmノードにおいても十分機能する。ITRSによれば、ゲート絶縁膜の酸化膜換算膜厚は2010年までに1.0nm未満にする必要がある。これは、HfO2、ZrO2およびTiO2などのHigh-k絶縁膜材を使用する場合のみ実現する。これらの材料はすべて誘電率が3.9以上となる。High-k絶縁膜は、SiO2およびMSi構成物に関してSi上で安定している必要がある。
　High-k絶縁膜の研究開発は1990年代初頭に開始された。可能性のある材料は、Al2O3、 ZrO2、HfO2、TiO2およびTa2O5であり、その中でも最有力候補はHfO2およびZrO2である。これらの酸化膜は両方とも必要な誘電率およびリークを備えているが、問題なのはキャリア移動度の低さおよびしきい電圧の不安定さである。さらなる研究で、キャリア移動度およびしきい電圧シフトはフォノン散乱およびフェルミピニングによって引き起こされると断定された。誘電率が高くなればなるほど、分極化も高くなり、チャネルの電子移動度を妨げる表面の光学フォノン拡散を引き起こす。High-kゲート絶縁膜とポリSiゲート電極の結合時にフェルミニピニング起こる。ゲート絶縁膜/ゲート電極界面の欠陥により、しきい電圧が高くなり、駆動電流も減少し、性能が低下する。High-kゲート絶縁膜が機能するのは、適切なn+およびp+の役割機能を有するメタルゲート電極で使用されるときのみであり、これはミッドギャップのTiN電極のように従来のSiO2/ポリSi積層構造の場合に近いものでなければならない。10)
　SiO2は、優れた物理的、電気的および化学的特性を持つ。酸窒化膜はSiO2のメリットを持続させ、45nmノードまで拡張する。窒化プロセスから生じた界面トラップの電荷は、ゲート絶縁膜のインテグリティの点できわめて重要な役割を果たす。窒化プロセスの制御および監視は、望ましいデバイス性能かどうかプロセスの安定性を確認するのに不可欠だ。
＊　＊　＊　＊
Jianxing Liは、2001年に米Intelに入社。Duke Universityで材料科学Ph.D.を取得し、半導体業界に15年間携わる。銅の電気めっき、C4およびゲートアニールモジュールを担当。現在は、FSMグループでシニアスタッフ技術者として働き、加工処理プロジェクトの一員でもある。また、Intel P1260/1262/1263の技術プロセスフローのクラスで教鞭をとっている。
Adrian Groenendykは、1996年にIntelに入社し、University of New Mexicoで化学(無機合成物質)M.S.を取得。統合エンジニアとして10年携わり、絶縁、ゲートおよびポリ加工に焦点を当て、複数の150mmおよび300mm技術を維持し譲渡した。FSMグループで利益統合エンジニアを務め、P1263およびP1262技術を維持している。
Avi Fuerstは、Fab Sort製造の研究技術者で、主に研究開発を担当。製造戦略方針と協調して主要分野の発掘を担当し、学会と連携し研究を確立。University of New MexicoでBSEEを取得し、半導体業界で23年以上の経験を積む。
Raymond Careyは、1980年にIntelに入社し、C4を含むあらゆる主要な機能分野で活躍。1989年にプロセスを経て、論文でIntel最高栄誉賞最優秀個人賞を受賞。現在は、Fab 11Xでシニア･エンジニアリング･マネージャを担当。
＊　＊　＊　＊
参考文献
1. E. Cartier, J.H. Stathis and D.A. Buchanan, “Passivation and Depassivation of Silicon Dangling Bonds the Si/SiO2 Interface By Atomic Hydrogen,” Appl. Phys. Lett., 1993, Vol. 63 No. 11, p. 1510.
2. E.T. Foley, A.F. Kan, J.W. Lyding and P. Avouris, “Cryogenic UHV-STM Study of Hydrogen and Deuterium Desorption from Si (100),” Phys. Rev. Lett., 1998, Vol. 80, p. 1336.
3. F.H.P.M. Habraken and A.E.T. Kuiper, “Silicon Nitride and Oxynitride Films,” Materials Science and Engineering, 1994, Vol. R12, p. 123.
4. M.L. Green, E.P. Gusev, R. Degaeve and E.L. Garfunket, “Ultrathin (<4 nm) SiO2 and Si-O-N Gate Dielectric Layers For Silicon Microelectronics: Understanding the Processing, Structure, and Physical and Electrical Limits,” J. Appl. Phys., 2001, Vol. 90, No. 5, p. 2057.
5. T.B. Hook, J.S. Burnham and R.J. Bolam, “Nitrided Gate Oxides For 3.3-V Logic Application: Reliability and Device Design Considerations,” IBM J. Res. Develop.,1999, Vol. 43, No. 3, p. 393.
6. S.P. Tay and Y.Z. Hu, “Extendible Process Using UV-Enhanced Gate Dielectric,” Semiconductor International, August 2005. Available at: www.semiconductor. net/exclusives
7. M. Hillet, S. Jonsson, B. Sundman and Z. Metallkd, “Thermodynamic (Bulk) Phase Diagram of the Si-O-N System,” Z. Metallkd, 1992, Vol. 83, p. 648.
8. D.M. Brown, P.V. Gray, F.K. Heumann, H.R. Philipp and E.A. Taft, “Properties of SixOyNz Films on Si,” J. Electrochem. Soc., 1968, Vol. 115, p. 31.
9. H. Lin and M.E. Avanut, “Near-Interface Trapped Charge Induced by Fowler-Nordheim Injection in Hydrogen or Argon Annealed MOS Capacitors,” J. Electronic Materials, 1998, Vol. 27, No. 7, p. 838.
10. R. Chau et al., “High-k/Metal-Gate Stack and Its MOSFET Characteristics,”Elec. Dev. Lett., 2004, Vol. 25, No. 6, p. 408.