45nm以降、トランジスタの微細化が進み、ゲート絶縁膜は、原子数個分まで薄くなった。その結果、トンネリング現象によりゲート絶縁膜の障壁を越えて電荷が移動し、リーク電流が増大する。絶縁膜を厚くすることで対処できるが、単純に厚くすると、誘起される電荷の量が減り、トランジスタの増幅率やスイッチング性能が悪くなってしまう。そこで、誘起される電荷を多くするために、Hf などを用いたHigh-kゲート絶縁膜が提案されている。しかし、High-k材料を使用することにより、新たな問題も生じる。High-k 絶縁膜とポリシリコンゲート電極の界面では、フェルミレベルピンニングが発生する。この現象によりキャリアの固定やゲートの空乏化が引き起こされ、トランジスタの動作不良を起こしたり、しきい値電圧の上昇によりスイッチング性能が低下する。これに対しては、ゲート電極の材料を従来のポリシリコンからHigh-k 絶縁膜と接合性の良いメタルに変更する方法が有効だ。n型とp型トランジスタの両方にメタルゲート電極を用いてHigh-k絶縁膜と組み合わせる、デュアルメタルゲート型トランジスタの研究開発が盛んに行われている。しかし、n型とp型それぞれに適した2 種類の材料が必要になる。その2 種類のメタルは加工性が異なるため、それぞれに適した専用の装置を用いなければならない。このことは製造工程の複雑化を招き、製造コストが高くなってしまう。電子デバイスに関する国際会議2006 IEDM(IEEE International Electron Devices Meetingにおいて、ルネサス テクノロジは従来のn型ポリシリコンをn/p両方のゲート電極に使用し、p型ゲート電極と絶縁膜の接触面にのみTiNを使用するという技術を発表した。対して東芝は、同会議において、n/p両方のゲート電極の基材にNi フルシリサイド(Ni-FUSI：Ni-fully Silicided)を使用し、n型ゲート電極と絶縁膜の接触面にのみAlを使用するという技術を発表した。

　ルネサステクノロジは、45nm以降のプロセス向けに、TiNメタルゲート電極とポリシリコンゲート電極を使用したハイブリッド構造のCMIS(Complementary Metal Insulator Semiconductor：相補型金属絶縁膜半導体)トランジスタを開発した。同社はp型トランジスタのゲート電極についてはTiNのメタルゲートを採用。TiNのメタルゲート電極によって、フェルミレベルピンニングを抑えることが可能になる。加えて、チャンネル部にFを注入し正孔の移動度を増加させた。これにより、p型トランジスタのしきい値電圧を0.25V低下させ、駆動能力を70％高めることが可能になった。 　しかし、HfSiONとTiN ゲート電極の組み合わせを用いると、製造上の要因でトランジスタ性能が低下するという別の問題が発生する。この組み合わせの場合、1000℃以上でTiNを高温処理する必要がある。その際、HfSiONのHfがTiNゲート電極側に熱拡散する。これはゲートの空乏化を招き、トランジスタのしきい値電圧を上昇させてしまう。この問題に対し、同社は窒素アニール工程を追加した。窒素アニールによってHfSiON中のHfの結合を強化し、TiNへのHfの拡散を抑制する(<b>図1</b>)。この処理によってHfSiONが強化され、この処理をしない場合と比較してリーク電流を1/10(n型が0.0129A/cm2、p型が0.0035A/cm2)に抑えることができた。 　CMISトランジスタは、TiN を用いたp型ゲート電極と高濃度のPドープによるn型ゲート電極によって構成される(<b>図2</b>)。この工程は従来のポリシリコンゲート電極の製造工程と比較して、Fの注入とTiN膜の形成プロセスを追加するだけで実現する。加えて、従来のポリシリコンゲート電極製造工程ではn型とp型のゲート電極にそれぞれ別の不純物をドーピングするが、このハイブリッドゲート構造では、n/p型ゲート電極の両方にn型ドープポリシリコンを使用する。その結果、従来の工程と同じマスク数で済むという。同社先端デバイス開発部先端ロジック要素グループグループマネージャ尾田秀一氏は、「この技術により40nmのトランジスタを試作した結果、オン電流はn型が620μA/μm、p型が360μA/μmと世界最高レベルの高い駆動能力を達成した」と述べる。

　東芝が発表したのは、n型トランジスタのNi-FUSIゲート電極部にAlイオンを注入し、しきい値電圧を低下させる技術だ。メタルゲート電極の形成方法の1つは、上述したルネサス テクノロジのように、絶縁膜とゲート電極の接触部分を一部だけメタル化する手法である。それ以外に、ゲート電極全体をNi-FUSIによってメタル化することでも実現できる。このNi-FUSIゲート電極は、従来のシリコンゲート電極上部にNiの膜を形成した後、熱処理によってSiとNiの合金を作るというもの。これにより、ゲートをメタル化することができる。 　この技術には2つのメリットがある。1つは、NiとSiの組成を変えることで仕事関数を調整できること。もう1つは、Niシリサイドは既存プロセス技術で利用されているため、製造工程への導入が比較的簡単なことである。こうしたことから、High-k絶縁膜を使用する場合のメタルゲート電極形成技術として有力視されている。 　ただし、Ni-FUSIゲート電極には、実用化に向けていくつかの課題がある。まず、Ni-FUSIの仕事関数は組成変更により調整できるが、その調整可能範囲が狭い。そのため、従来のn/p型ポリシリコンゲート電極の仕事関数のレベルを実現できない。もう1つの課題は、n型トランジスタのゲート電極に適したNiSi2 形成には、650℃以上での熱処理が必要だが、この650℃という高い温度により絶縁膜がダメージを受け、トランジスタ性能が劣化してしまう。さらに、n/p型トランジスタのゲート電極それぞれに適した組成のNi-FUSIゲート電極を形成する製造工程が複雑だという課題もある。これらの課題を踏まえ、東芝はAl界面偏析を利用した製造工程を提案し、同偏析の実現可能性を確認したという報告を行った。 　Al界面偏析とは、AlをNi-FUSIゲート電極とHfSiON絶縁膜間に析出させることである。これは、Alイオンをゲートに注入した後に低温処理(500℃)することで実現できる。このAl界面偏析を利用してゲート電極部を試作した結果、ゲート電極とHigh-k絶縁膜の間に約1nmの厚さでAlの層が形成された。加えて、仕事関数が、NiSi2の4.4eVよりも低い4.27eVとなり、しきい値電圧を0.1V下げることができた。 　Al界面偏析を利用した製造工程では、n型とp型トランジスタのゲート電極の両方にNi-FUSI組成を用いた。次にn型トランジスタゲート電極にだけAlを注入する。それぞれ異なる組成のゲート電極を形成することにより製造工程が簡素化され、熱処理を低温化できるという利点がある。