65nmノード以降で高歩留まりを達成するには、DFM(Design for Manufactureing)やデバイスのばらつきの低減が鍵となる。これらのニーズに対応する装置デザイン変更の例として、バッチから連続高電流イオン注入装置への置き換えや、放射型から伝導性高速熱プロセスへの置き換えがある。45nmノードでは、イオンスキャン中電流注入装置やミリ秒アニールへの移行が必要となる。32nmでは、高架ソースドレインドーピングがドーズ量制限に左右される。

　2006年9月の基本方針演説で、伊仏の合弁会社STMicroelectronics社のThomas Skotnicki氏は、NMOSチャネルドーピングレベルが10¹⁹/cm³で一定の場合、32nmノードのゲート長は16nmでゲート下でのB原子は3.5個となり、ゲート長が12nmの場合、B原子は2.6個だけ必要になると予想した。

　さらに、ゲート長が8nmの場合には、ゲート下のB原子は1.7個になる。シングルドーパント原子が欠けている場合、デバイスしきい値電圧(Vt)を大きく変化することができる。1)英グラスゴー大学の教授であるAsen Asenov氏は、特にゲート長が30nm未満の場合、ポリゲートの粒径によってもデバイスしきい値電圧が大きく変わることを発表した。²)

　9月には米Intel社のSunit Rikhi氏は、DFMとはチェックによって変動性を保持することであると定義した。³)同じ月にIBM社のTze-Chiang氏は、シリコンCMOS技術を延長するにおいて主な課題は、チップ、ウェーハ、ロット均一性(平均偏差)に関して局部的、局所的に(規則的・ランダム)プロセス変動性を低減することであると特定した。⁴)彼は以下のプロセス変動性によってVtが0.1V以上に上昇する可能性があると述べる。

・プロセス近接効果
・レイアウト負荷効果
・ゲートラインエッジラフネス
・インプラントドーパント位置決め
・RTAによる熱誘発変動

　ポイントはこれらの影響を特性化、減少、順応することにある。

　65nmノードのDRAMにp+デュアルポリゲートドーピングを導入するにあたり、新たな技術として、1～4keVのエネルギーで1017/cm²以上の高ドーズB注入技術が実行されている。In-situ Pドープn+非晶質ポリシリコン蒸着がDRAMのポリゲート電極に使用されているが、デュアルポリゲート(n+とp+)では、PMOSのp+電極は、Pがドーピングされたn+領域を補うためのBのカウンタードーピングによって形成される。このB注入ドーズはロジックデバイスのp+ポリドーピングで使用されているものよりもかなり高い(中ドーズ～10¹⁵/cm²に対して10¹⁶/cm²～10¹⁷/cm²)。従来のビームラインイオン注入装置と1～4keV領域のB注入エネルギーでは、このような高ドーズには生産性のため減速モードの注入が必要となる。

　しかし、ゲートチャネルのドーピングレベルはどんなBドーパント貫通とエネルギー汚染に対しても敏感である。

　DRAMメーカーがp+ポリプロセスを開発したが、彼らは、生産Fビームライン注入スループットを達成するには、かなり高い減速率が要求されることをすぐに発見した。しかし、F貫通が原因となるデバイス劣化によってこれは不可能となり、二つの代替案が残された。プラズマかドーパント種B₁₈H₂₂を使用したビームラインの注入である。

　この理由から、米Micron Technology社、韓国Hynix Semiconductor社、独Qimonda社などのDRAMメーカーは、最近B₁₈H₂₂をビームラインに、B₂H₆をプラズマ注入に使用したBp+ポリドーピングの生産性向上について報告した。Micron社はドーズ量4.5keV/6×10¹⁵/cm²のビームラインBとドーズ量6keV/1×10¹⁶/cm²ドーズのB₂H₆プラズマドーピングを比較した。プラズマ注入後(4×10¹⁵/cm²)は40％以下のドーズ量しか保持できないため、プラズマドーズはビームラインドーズのおよそ2倍である。プラズマ注入には表面にドーパントが蓄積した、独特の楔形ドーパント深さプロファイル形跡があり、ビームライン注入には逆行表面ドーパントプロファイルがある。これらの違いのため、アニール後、プラズマ(1×10²⁰/cm³以上)と比較した二次イオンマススペクトル分析によると、ポリ・酸化インターフェース付近のビームライン拡散Fドーパントプロファイルレベルは2.5×10²⁰/cm³以上であった。広がり抵抗プロファイルは、ビームライン電子Bドーパントレベルは2×10²⁰/cm³以上であり、プラズマからのドーパントレベルは8×10¹⁹/cm³未満であった。

　Hynix社も同じようにプラズマドーピングではBドーパントプロファイルがウェーハ表面に蓄積されることを発表した。そのため、表面Siを4nm除去するフォトレジスト剥離洗浄後には70％のプラズマBドーズが失われる。ビームライン注入ではBプロファイルが深く表面付近で退化しており、剥離洗浄後はBドーズの10％のみが失われる。⁸)同社は、同等のポリ欠乏率を得るためには、プラズマ注入プロセスではビームライン注入(1.5×10¹⁶/cm²)と比べて3倍のBドーズ(4.5×10¹⁶/cm²)が要求されると推測した。⁸)他の論文で、p+ポリシリコンDRAMデュアルゲートドーピング向けのドロップインB₁₈H₂₂代替ビームライン注入プロセスの開発結果が発表された。⁵) ⁶)Qimonda社のDRAM6)はドープしていないポリシリコンを使用するため、n+ポリシリコン層の補正が不要であり、p+ポリシリコンBドーズ量はさらに低く(たったの6×10¹⁵/cm²)なった。

　従って、DRAMデュアルポリゲートにおいて、p+ポリシリコンのB注入には両方のアプローチが用いられることになる。2006年のプレスリリースでは、米Varian Semiconductor Equipment Associates社が同社のプラズマ注入システムはDRAMのp+デュアルポリゲートドーピングに使用できると発表し、10月には、米Axcelis Technologies社が同社のOptima HD ImaxもB₁₈H₂₂での最先端メモリーデュアルポリゲートp+ Bドーピング向けにデザインされていると主張した。¹⁰)

　ロジックデバイスにはないDRAMのp+ポリシリコンドーピングにおけるもう一つの問題として、上部W層への拡散によるp+ポリからの付加B損失がある。¹¹)ポリ・酸化インターフェース付近では、ポリシリコンのBレベルが2.5×10²⁰/cm³から1.0×10²⁰/cm³へと2.5倍減少する。W層への外方拡散を防ぐためTiN/WNバリア層が必要である。この結果はビームラインB注入の使用が基になっている。もしプラズマ注入が変わりに使用された場合、極めて大きなB表面損失と外方拡散が起こるだろう。しかし、65nmノードでは、WSi₂がまだ多くのDRAMメーカーにて使用されておりWはまだ導入されていないため、WSi₂へのB外方拡散における比較データがまだ発表されていない。

　65 nmノードから始まり、SiONゲート酸化膜換算膜厚(EOT：equivalent oxide thickness)は1.1nmで微細化が止まるが、反転状態での酸化膜厚(T_inv)では止まらなかった。N含有量とポリドーパントの活性化レベルを増加することによって、連続的なT_invの低下が可能となる。高温ミリ秒レーザーやRTAなどの適用によってT_invを0.1～0.2nmまで低下させることで、ポリドーパントの活性化レベルを上昇することが可能である。¹²)^‐14)しかし、ポリゲート電極を通るドーパント拡散にはスパイクRTAやソークRTAが必要である。n+ポリ抵抗は125から100 Ω/sqへ低下したが¹²)、p+ポリシート抵抗(Rs)は425から155Ω/sqへと低下した。しかし、Chen氏はスパイクRTAとスパイク・レーザー処理の間にはSIMSドーパント深度プロファイルレベルにおいて差異がないことを示した。そのため、SRPのほうがプロファイルの変化を観察するには優れた技術である可能性がある。⁷)

　そのため、65nmノード生産ではプロセスインテグレーションフローにアニールプロセスの後スパイクRTAフラッシュまたはレーザーアニールを追加することになる。¹³)これによって、スパイクRTA温度が6×10¹⁹/cm³から7×10¹⁹/cm³の領域で1050℃以上に保たれている場合、またはスパイクRTAなしだとしても1.2×10²⁰/cm³が達成された場合、ソースドレインエクステンション(SDE)の活性化が5％未満で上昇する。¹³)もしスパイクRTAの温度が950～1000℃付近へ下がった場合、フラッシュまたはレーザーアニールを追加することでpSDE活性化は5×10¹⁹/cm³から9×10¹⁹/cm³の領域で100％まで上昇する。Intel社もnSDEにPを使用して類似した結果が得られたと発表した。スパイクRTAで6×10²⁰/cm³、スパイクRTAにレーザーを追加した場合が1×10²¹/cm³、レーザーのみの場合が1.8×10²¹/cm³であった。¹⁵)

　65nmノードでは、極浅接合とHALOドーピングの中電流注入デザインにおいては何も大きな問題はない。しかし、20～30nmの範囲における高電流システム接合深さに関しては変化が見られる。

　65nmノードでは、世界中の製造ファブでのバッチ注入装置から枚葉高電流注入装置への急激な変化に伴って、イオン注入に関連したDFMの問題が見られる。ゲート長が90nm未満であるため、パーティクルとポリゲート構造の弾道衝突によってディスクをスピンするバッチイオン注入装置は歩留まりのキラー要因である。¹⁷)バッチ注入の円錐角度効果も、特にNMOSデバイスなどでは、右から左へウェーハを横断する非対称SDE注入によって起こるV_t変動原因と見られている。¹⁸)半導体業界では65nmにおいて、バッチからシリアル高電流注入装置へと大きくシフトした。

　65nmにおいて、パターンに対するランプベーススパイクRTA感度によって発生するデバイスV_t変動は、ゲート長が40nm未満のため、結果的に放射システム対伝熱で2倍に悪化するΔV_t変動となる。¹⁹) ²⁰)ダイ内のパターン密度変化は、局所ランプ加熱と深接合という結果になる。この効果は、ランプアップ率が低い場合、または加熱方法を高温壁アニール装置を使った熱伝へと変えることによって低減される。¹⁹)^‐21)Mattsonは、パターン感度を除去するためにRTAランプ加熱システムを、ランプからの直接照射をさえぎる高温壁を置いてRTAランプ加熱システムを改造したと発表した。²²)

　65nmでは、数社の高性能ロジックメモリメーカーは、ポリ活性化とT_invスケーリング改善のため、生産でのソースドレイン形成後にスパイクRTAとフラッシュミリ秒アニールシークエンスを適用している。¹³)フラッシュアニールはポリ活性化を高めるが、スパイクRTAはポリレイヤー内のドーパント、SDE、深いソースドレインを拡散する。スパイクRTA温度が高い場合(1050～1100℃)、5％未満ほどのSDE活性化上昇が見られる(7～8×10¹⁹/cm³)。仮にスパイクRTA温度が低い場合(950～1000℃)、100％未満のSDE活性化上昇が見られる(5×10¹⁹/cm³から1×10²⁰/cm³)。

　拡散のない活性化によってSDEが形成されはじめる45nmノードと、32nmノードでは、明らかにHALOやポケット注入の精度が角度とドーズ制御の両方において重要となる。NECは、USJ形成とショートチャネル効果の最適化に拡散のないレーザーアニールを使用する場合のマルチHALOポケット注入の必要性を発表した。²³)従って、HALO注入ドーズと角度の精度、300mmウェーハ全域の再現性と変動性はアイソセントリックスキャンシステムデザインによって最小化することが可能である。²⁴)

　もう一つの変化に、p型HALOとn型HALOのアンチモンがチャンネル領域やドーパントのないチャンネルで急角度の逆行ドーパントプロファイルを実現するようにインジウム(In)ドーパント種への移行がある。Skotnicki氏が先に述べたように、それによって、チャネル内での変動は問題ではなくなる。¹)HALOドーパント活性化を拡散無しのアニールで強化するには、分子ドーパント種(B₁₀H₁₄またはB₁₈H₂₂)や高質量ドーパント(P₂、P₄、As₂、As₄など)もHALO注入に導入される可能性がある。

　ドーパント拡散が少ない場合、連続高電流注入装置の角度制御で局所変動性があるということは、SDEがゲート長変動とV_tを最小化するためには7度未満の傾きで4倍モードの注入が要求されるということである。Varian氏はVIISta-HCリボンビーム注入デザインでSDEが局所角度変動性を最小化するための4倍モード4度傾き注入の使用を発表した。²⁵)このソリューションは、5度以上傾きの4倍モードSDE注入を局所注入角変動と非対称デバイスに使用してバッチ注入の円錐角効果をなくすというAxcelisによって発表された方法に非常に似ている。²⁶)

　その他四つの連続高電流注入装置にもそれぞれ独特のウェーハスキャンメカニズムや方法に基づいた非均一特性が見られる。

・Applied Quantum-X 二次元機械的走査
・Axcelis Optima-HD 高速二次元機械的走査
・Sumitomo Eaton Nova SHX一次元機械的走査と一次元ビームスキャン
・Nissin Exceed Cluster 一次元機械的走査と一次元ビームスキャン

　ウェーハ全体もしくは局所的な角度やドーズの変動を修正するには、傾き4倍モードやマルチモード(8～16モード)の注入が必要となる可能性がある。しかし、拡散無しアニールで望ましいゲートオーバーラップ制御を得るためには角度15度から30度の傾きSDE注入が必要であり、局所角度とドーズ注入変動性によって8倍モード(45度回転)、または16倍モード(22.5度回転)が必要となる。L_g変動によってゲートのラインエッジラフネスがV_t変動を決定付けているとした場合も、急勾配のマルチモードSDE注入が必要である。

　低エネルギービームの爆発、エネルギー汚染の懸念、生産性の問題などがあるため、p型ドーパントにはB₁₀H₁₄、B₁₈H₂₂、n型ドーパントにはAs₂、As₄、P₂、P₄、Sbなどの新しい高質量ドーパント種が導入されるだろう。フラッシュ、レーザー、またはSPE拡散無し活性化アニール技術を用いた、分子ドーパント種と高質量ドーパント種を使用した強化ドーパント活性化も発表されている。²⁷)

　45nmノードでは、低温スパイクRTAまたはソークRTAアニールがポリドーパント活性化と拡散にのみ使用され、SDEには使用されないと見られている。(図2)メタルゲート電極が上手く導入された場合、ポリシリコンをゲート電極へと置換え、RTAは全く使用されないだろう。NECが発表したように、45nmノードLSTPデバイスがSDEでのドーパント運動3nm未満で拡散無し活性化を実現するためには、ミリ秒フラッシュまたはレーザーアニールはHALO、SDE、深ソースドレイン注入後のプロセスフローへと組み込まれる。²³)このプロセスフローにおいて、NECは、分離ゲートポリプレドーピングとポリシリコン層でドーパントを拡散するためのスパイクRTAアニール後パターンの初の使用を発表した。そして、ニッケルサリサイド、金属化の後の拡散無し活性化によるUSJ形成のミリ秒レーザーアニール(またはフラッシュアニール)に続いてオフセットスペーサー、HALO・SDE注入、側面スペーサー、ソースドレイン注入が行われる。もしミリ秒フラッシュまたはレーザーアニール技術がダイ内のパターン密度変動に対して反応しやすく、結果的に局所加熱やV_t変動が起こった場合、DFM均一性向上のカッピングレイヤーを使用したり、アニール装置をレーザー波長が長いものや、パターン密度に敏感ではないパルス幅が長いフラッシュを使用したりすることでこの影響は低減する。
　しかし、レーザーオーバーラップつなぎ合わせパターン(剥離)の非均一性も、V_tに変動性とDFMに影響するもう一つの問題である。ミクロレベルでの局所加熱変動性の検知には、現在業界で一般的に使われていない新しい測定装置が必要である。フォト輝度(PLi)分析と50μm未満のミクロ解像度を有する弾性材料プローブ(RsとNsurf)ミクロラインスキャンが、フラッシュランプとレーザースキャンアニールの局所微変動検知に使用されている。個々のフラッシュランプの形跡はPLiによって検知され、局所的なRsとNsurfの微変動と相互関係がある。これはスキャン後のつなぎ合わせ形跡にも見られる。V_t変動を減らし、45nmノード生産以降のDFM要求に応じるためには、これらの局所熱形跡変動をなくす新しいフラッシュレーザー装置が設計されなければならない。

　フラッシュ、レーザー、またはSPEアニール技術にて3nmのドーパント拡散を想定した場合、6nm未満の注入接合が要求される。図3は、B、BF₂ドーパント種、5×10¹⁸/cm³でのBF₃プラズマ注入によるビームライン注入を使用したこれらの浅接合を実現するために必要な注入エネルギーを示している。このような浅接合でのドーズ量は注入後、アニール後の両方のケースにおいて、望ましいドーパント活性レベルである1×10²⁰/cm³以上を得るためには32nmノードの最も重要な問題となるだろう(図4)。BF₂やBF₃ドーパントソースを使うと、5nm以下の接合の場合、最大ドーズ量は2×10¹⁴/cm²以上であり、アニール後このレベルは5×10¹³/cm²未満へと下がり、1×10²⁰/cm³のドーパント活性ターゲットレベルが達成不可能となる。Bの場合、1×10¹⁵/cm²のドーズ量は達成できないが、B₁₀H₁₄とB₁₈H₂₂のデータは依然として必要である。ミリ秒のフラッシュアニールでは、アニール前のドーズ量が3×10¹⁴/cm²の場合、Bss5×10¹⁹/cm³は、6×10¹⁴/cm²がアニール前Bss9×10¹⁹/cm³のドーズ量だとすれば達成される。従って、BF₃プラズマドーピングは継続されないが、B₂H₆には使用可能である。また、BF₂も継続されないがBはビームラインドーピングに使用できる。B₁₀H₁₄とB₁₈H₂₂を使用すると拡散なしの強化活性が可能となるため、この影響は32nmノードのターゲットを満たすのに望ましいだろう。²⁸)NECシステムデバイス研究所の若林整氏らが発表したもうひとつのオプションとして、ドーピングされていない高架ソースドレインを4nm厚で使用することである。²⁹)これによって、ゲートエッジ下でのSDE接合のスケーリングを制御しながらさらに高いドーズ量で高エネルギーを注入するのが可能となる。

　65nmにおいて、DRAMデュアルポリゲート形成では、10¹⁶/cm²から10¹⁷/cm²の領域でB₁₈H₂₂ビームラインまたはプラズマ注入のどちらかを用いる。ゲートポリドーパント活性化の増進のため、T_invを0.1～0.2nm低減し、ロジックデバイスではミリ秒のフラッシュアニールかレーザーアニールが使用される。さらに、連続高電流イオン注入装置はバッチシステムへと置き換わり、パターン密度に対するランプ加熱感度は、かなりのV_t変動を起こす。45nmノードでは、拡散なしの活性化に対してミリ秒アニールでUSJ形成を行う。そのため、注入精度が重要となり、特有の非均一性形跡影響を最小限に抑えるためには中電流注入装置のアイソセントリックスキャンや、連続高電流注入装置のマルチモード傾斜注入などが要求されている。32nmノードでは、注入ドーズにより、許容できるドーパント種オプションは制限される可能性がある。イオン注入やアニール装置が基になって起こる局所マクロプロセス変動をミクロンレベルで検知する測定ツールもさらに重要になっている。

　著者は、注入ドーズの情報提供において、AIBT社のPaul Cheng氏、日新イオン機器の丹羽正安氏、UJT Labの伊藤裕之氏に感謝の意を表する。

1. T. Skotnicki, “Nano-CMOS & Emerging Technologies - Myths and Hopes,” Intl. Conf. on Solid State Devices and Materials (SSDM), 2006, PL-1, p. 2.

2. A. Asenov, “Simulation of Atomic Scale Effects and Fluctuations in Nano-scale CMOS,” SSDM, 2006, F-5-1, p. 358.

3. D. Lammers, “For Intel, DFM Means Keeping Variability in Check,” EE Times, Sept. 25, 2006, p. 8.

4. T.C. Chen, “Where CMOS Is Going: Trendy Hype vs. Real Technology,” IEEE Solid State Circuits Society newsletter, September 2006, Vol. 20, No. 3, p. 5.

5. S. Hwang et al., “Investigation of Converted p+ Poly-Si Gate Formed By B18Hx+ Cluster Ion Implantation,” 16th Intl. Conf. on Ion Implantation Tech. (IIT), 2006, to be published.

6. D. Henke et al., “P-type Gate Electrode Formation using B18H22 Ion Implantation,” IIT 2006, to be published.

7. S. Qin and A. McTeer, “Device Performance Evaluation of PMOS Devices Fabricated by B2H6 PIII/PLAD Process on Poly-Si Gate Doping,” Intl. Workshop on Junction Technology (IWJT), May 15, 2006, p. 68.

8. J. Oh et al., “Characterization of B2H6 Plasma Doping for Converted p+ Poly-Si Gate,” IIT 2006, to be published.

9. “Industry-Leading Memory Manufacturer Selects VIISta PLAD for High-Dose Dual Poly Gate Implant,” Varian Semiconductor Equipment Associates Inc. press release, July 25, 2006.

10. “Axcelis Announces Key Design Win at Major Asian Memory Chipmaker for New Optima HD Imax Molecular Implant System,” Axcelis Technologies Inc. press release, Oct. 3, 2006.

11. M. Sung et al., “Diffusion Barrier Characteristics of TiSix/TiN for Tungsten Dual Poly Gate in DRAM,” SSDM, 2006, F-2-4, p. 136.

12. Y. Chen et al., “The Enhancement of Poly Activation by Laser Annealing,” ECS, May 2005, PV 2005-05, p. 171.

13. T. Feudel et al., “Process Integration Issues With Spike, Laser and Flash Anneal Implementation for 90 and 65nm Technologies,” 14th Intl. Conf. on Advanced Thermal Processing (RTP), 2006, p. 73.

14. T. Ito et al., “Improvement of Threshold Voltage Roll-off by Ultra-shallow Junction Formed by Flash Lamp Annealing,” VLSI Symp. 2003, section 5A-3, p. 53.

15. H. Kennel et al., “Kinetics of Shallow Junction Activation: Physical Mechanism,” IEEE/RTP 2006, p. 85.

16. “Paths Diverge Toward Next-Gen Transistor,” EE Times, June 19, 2006, p. 1.

17. Y. Kawasaki et al., “The Collapse of Gate Electrode in High-Current Implantation of Batch Type,” IWJT, 2004, p. 39.

18. K. Yoneda and M. Niwayama, “The Drain Current Asymmetry of 130nm MOSFETs Due to Extension Implant Shadowing Originated by Mechanical Angle Error in High Current Implanter,” IWJT, 2002, section S2-3, p. 19.

19. T. Feudel et al., “Junction Scaling for Next Generation Microprocessor Technologies?” SEMICON Europa 2005.

20. I. Ahan et al., “RTA-Driven Intra-Die Variation in Stage Delay and Parametric Sensitivities for 65 nm Technology,” VLSI Symp. 2006, section 21.2, p. 214.

21. E. Granneman et al., “3D Patterns Effects in RTA Radiative vs. Conductive Heating,” ECS Transactions, 2006, Vol. 3, No. 2, p. 85.

22. Z. Nenyei et al., “Pattern Effects With the Mask Off,” 14th Intl. Conf. on Advanced Thermal Processing (RTP), 2006, p.177.

23. M. Narihiro et al., “Sub-30nm MOSFET Fabrication Technology Incorporating Precise Dopant Profile Design Using Diffusion-less High-Activation Laser Annealing,” 14th Intl. Conf. on Advanced Thermal Processing (RTP), 2006, p. 147.

24. K. Suguro, “Prospects and Challenges in USJ Technology for Next Generation LSI,” vTech 2005 presentation material, July 2005.

25. Y. Eurokhin and J. Liu, “Precision Implant Requirements for SDE Junction Formation in Sub-65nm CMOS Devices,” IWJT 2006, p.21.

26. H. Gossmann, “Ion Implantation in Advanced Planar and Vertical Devices,” IIT-2004, p.1.

27. J. Borland et al., “High Dopant Activation and Low Damage p+ USJ Formation,” IIT, 2006, to be published.

28. J. Borland et al., “Annealing Techniques for Optimizing 45nm-node USJs,” Solid State Technology, May 2006, p. 47.

29. H. Wakabayashi et al., “Improved Sub-10nm CMOS Devices With Elevated Source/Drain Extensions by Tunneling Si-Selective-Epitaxial-Growth,” IEDM 2005, Sec. 6.5, p. 151.