MAGAZINE ARTICLES
このページをホームページに登録Technology News
Wafer Processing
超格子を次世代チャネルに
[2007年03月号]
この構造を採用し試作されたチャネルは、さまざまな微細化に対応したプロセスを活用することで駆動電流を高めながらも、n型MOSトランジスタで60%までゲートリーク電流を削減し、p型MOSトランジスタでは80%の削減を果たした。
この技術は、Mears氏の、米マサチューセッツ州Walthamに拠点を置く新会社、米MEARS Technologies社を通して製品化されている。Mears氏は同社の創立者、会長およびCTOを兼ねている。「携帯電話およびその他の電子機器市場の爆発的な急成長により、半導体には相反する高性能化と低消費電力化が同時に求められている」とMears氏は述べた。「このニーズに答えられるかどうかは、単一の材料、すなわちSiの電気特性に依存することになる。半導体メーカーは単体のSiトランジスタからより高い性能を引きだそうとするため、結果としてSiおよびその自然酸化物の基本的な性質がトランジスタの性能の制限要因となった。
Mears氏がMST(Mears Silicon Technology)を「プラットフォーム」と呼んでいる同技術の主な長所としては、CMOS、歪みSiまたはSOIウェーハを問わず、半導体メーカーの一般的な工程に十分適合できることである。MST技術の1世代目では、新材料をまったく必要としない。標準的な蘭ASM International社のエピタキシャル成長装置で成膜できる。
SI Japan テクニカルセミナー
最近のテクニカルセミナー情報
-
Semiconductor International日本版
第21回テクニカルセミナー
『太陽電池を輝かせる製造技術~究極のエコ技術の現在と未来~』
-
Semiconductor International日本版
第20回テクニカルセミナー
『MEMS ルネッサンス』
-
Semiconductor International日本版
第19回テクニカルセミナー
「32nmを描くリソグラフィの選択肢
?Double Patterningか?直描か?」
セミナー関連記事はこちらから -
Semiconductor International日本版
第18回テクニカルセミナー
「DRAM 1ドル時代の量産技術
?装置とプロセスをどう制御するのか??」
関連記事はこちらから
EVENTS
-
第1回アナログセミナー「アナログICを選ぶ、使う」
2008年12月03日ー2007年12月03日
東京コンファレンスセンター・品川(東京・品川) -
航空宇宙産業技術展2008(AITEC 2008)
2008年11月27日ー2007年11月29日
名古屋市国際展示場(ポートメッセ名古屋) -
計測展2008 OSAKA
2008年11月26日ー2007年11月28日
大阪国際会議場(グランキューブ大阪)










