Cover Story

ダブルパターニングで
液浸リソグラフィの延命を図る

[2007年04月号]

高開口数(NA)の液浸リソグラフィが思ったより期待できない現状で、半導体業界は、ダブルパターニングがウェーハ・ベースの光リソグラフィを延命する方策になるとして、この話題で騒然としている。


By Aaron Hand
この記事を :  印刷する プリントする ブックマーク  はてなブックマークに登録 この記事をクリップ! Buzzurlにブックマーク Yahoo!ブックマークに登録 メールで送る メールで送る
 EUV(Extreme Ultra Violet:極端紫外線)リソグラフィが次世代リソグラフィの最適で唯一の解だと答えている人も、他にうまくいく方法があるに違いないと考えている人も、これから数年間、光リソグラフィ技術をさらに引き延ばして使い続ける必要があるという意見では一致するだろう。光源の工夫や強力な位相シフト手法などの極端な超解像技術(RET:Resolution Enhancement Technique)を使用することでドライリソグラフィをまだかなり延命できるという半導体メーカーもあるにはあるが、45nm近辺で液浸リソグラフィに切り替えるとする半導体メーカーがほとんどである。しかし、32nmハーフピッチまでずっと、純水を使った液浸リソグラフィで実現することは、EUVリソグラフィが導入されていたとしても無理だろう。

 高開口数(NA)の液浸リソグラフィが実現可能であると発表したメーカーもあった。すなわち、液浸液やフォトレジスト、屈折率の高いレンズを使用し、NAが1.35よりも高いレンズ・システムを実現し、それによって露光装置の実効解像度を下げる方法である。しかし、高NA液浸リソグラフィがコスト的に見合うと確信する人は多くない。

 一方、現在の露光システムをあまり変えなくてもすむような別の方法を支持する声も増えている。この方法で32nmまでのギャップをうまく埋めることができるかもしれない。ダブルパターニング、あるいはダブル露光と呼ばれるこれらの方法は以前に検討されたが、最近になって、k1ファクターを大幅に下げる主力手法として真剣に考えられるようになった。図1は、露光プロセスの複雑さを示している。ダブルパターニングではk1ファクターを事実上0.25未満まで下げることができ(図1)、これは1回露光での理論的限界と考えられている。

 「特に、新たなインフラを構築するのに時間がかかることが分かってきたことから、ダブルパターニングが中間的な方策になり得ると見るメーカーが多くなってきた。これにより遅滞のリスクを減らし、32nm導入へ向かえる」と、ベルギーIMECの先端リソグラフィ技術のディレクターKurt Ronse氏は語る。


図1 液浸リソグラフィでどんな進歩があろうと、ダブルパターニングはk1ファクターを下げ、解像度を向上することができる
(出典:米Sematech)

 ニコン米法人Nikon Precision社の主席エンジニアGene Fuller氏は、タイミングから考えて今後2年間に使用できる手法はダブルパターニングしかないと見る。蘭ASML社の製品マーケティング・ディレクターRon Kool氏も、標準的な液浸とEUVの間をつなぐ理にかなった唯一の架け橋がダブルパターニングと考える。

 ダブルパターニングは、基本的に、密度の高い回路パターンを、密度のより低い2つのパターンに分割し、それをターゲットウェーハに露光する。「方法はいろいろあるが、多くの人が考えるのは直接的なやり方でしょう。CADレイアウトを用いて、それを何らかの知的な方法で分割する」とFuller氏は言う。ダブルパターニングの方法はさまざまだが、基本的な枠組みは、まずパターンの半分を転写、加工し、それにまたレジストを塗布し、パターンの残りの半分を転写し、ハードマスクか基本的なエッチング処理で仕上げるものである。

 IMECはハードマスクを使用したゲート・パターニング・プロセスを開発し、このプロセスをASMLのNA1.2の液浸露光装置でテストしたとRonse氏は語る。このプロセスによる結果の例を図2に示す。2回の露光のうち1回についてはハードマスクが除去されていないので、最初のマスクを使用したパターンと2度目のマスクによるパターンを見分けることができる。「0.2以下のk1ファクタは実際に非常に実用性が高く、32nm未満のダブルパターニング技術にも使うことができる」と同氏は言う。

 このような基本的なプロセスで、IMECはフラッシュメモリパターンやロジックパターンでテストを行なっている。フラッシュセルとは異なり、ロジックパターンではポリゴンを元の回路レイアウトに戻すステッチ処理で「ラインやせ」、「ライン短縮」といったいくつかの問題が生じた。「それに加えて2回の露光ステップでの線量のばらつきで起こるCDエラーや、ダブルパターニングによる重ね合わせのエラーがあるとすれば、これらの影響は強まり、もっと目立つようになるだろう」とRonse氏は語る。


図2 この走査型電子顕微鏡SEM画像は、ポリラインのダブルパターニングの一例である。片方の露光でのハードマスクのエッチ洗浄が行われていないので、1度目と2度目にパターニングされた線を見分けることができる
(出典:ASML/IMEC)

 ダブルパターニングが液浸とEUVまでの延命策になるかどうかはタイミングにかかっているとFuller氏は言うが、実現性は高そうだ。「NAが1.35の純水ベースの液浸露光装置なら精密な45nmハーフピッチが実現できる。これは妥当な仮定だと思う。ダブルパターニングを限界まで本当に実施することができれば、22nmハーフピッチまで延命できるだろう」と同氏は言う。22nmハーフピッチが本当に必要になるのは、まだ5年も先である。これはEUVリソグラフィが可能になると今考えられている時期でもある。

 特にフラッシュメモリーについてはダブルパターニングがEUVへの架け橋になるとKool氏は自信を示す。フラッシュメモリーの1次元構造ではパターンを比較的簡単に分割できる。一方、DRAMの2次元構造のパターン分割はもっと難しい。「ロジックの場合、1次元とみなせる層もあり、これについては実現しやすい。しかしその他の部分での課題は多い。そのためフラッシュメモリーについてはダブルパターニングが純水液浸リソグラフィとEUVリソグラフィの間の架け橋になると考える。しかし、DRAMではロードマップの進みゆきに多少依存する」と同氏は言う。微細化のロードマップ(図3)で見るとフラッシュメモリーが最も厳しく、ダブルパターニングが歓迎されるのだと同氏は指摘する。

ダブル・トラブル
——ダブルパターニングの問題点
 “歓迎”というのは言いすぎかもしれない。このところダブルパターニングについての話題は多く、興奮も高まっているが、リソグラフィの専門家が本当にもろ手を挙げて歓迎しているわけではない。「製造側は熱心では全くない。今、ダブルパターニングを歓迎しているのはR&Dの人たちだ」とFuller氏は説明する。

 重ね合わせのばらつきが鍵となる。回路の欠陥を避けるためには、2つのパターンの整合を非常に精密にとらなければならない。「製造可能にするためには重ね合わせばらつきが主要パラメータになる」とKool氏は言う。  Fuller氏によれば、入手可能になりつつある露光装置の重ね合わせばらつきは6nm程度である。今後の改善でこの値はさらに低くなるだろう。「しかし、この値を半分程度にしたダブルパターニング装置を製造するには、かなり実質的な改善が必要だ」と同氏は言う。

 「重ね合わせばらつきの値で言えば、1回露光での重ね合わせばらつき要求の半分あるいは半分以下の値にする必要がある」とKool氏は語る。「CDで言えば、ダブルパターニングに必要な重ね合わせばらつきの値はCDの10%未満だろう」。


図3 フラッシュメモリーでは微細化要求が厳しいことか、特に候補としてダブルパターニングが歓迎される
(出典:ASML)

 米Toppan Photomasks社の最高技術責任者CTO Franklin Kalk氏によれば、メモリーやマイクロプロセッサでのダブルパターニングの重ね合わせばらつきは加工エレメントによっても異なるが1.5nmあるいは3nmと特に厳しいという。これは今日の測定装置でやっと測れる値で、測定技術のハードルも高いと同氏は指摘する。

 重ね合わせのばらつきを1nmまで下げる必要があるという意見もあるが、それは人にもよるし、計算方法にもよるとFuller氏は言う。2月にSan Joseで開催されたAdvanced Lithographyコンファレンスでは、重ね合わせばらつきは名目上3nmと言われ、これは次に出てくる装置で実現可能だろうと同氏は見る。言うまでもないが、1nmの重ね合わせばらつきを実現するのはさらに難しい。「ある値を現在の半分にすることはできても、20%にするのはちょっと難しい」と同氏は言う。

 ダブルパターニングのもう1つの課題はスループットである。1回露光とは異なり、リソグラフィ工程を2回繰り返さなければならないことからスループットは落ちる。仮にこれらのステップが最も厳しいクリティカル・レイヤーだけで実施される見込みであるとしても、このスループットの低下を半導体メーカーは容認できないだろう。

ダブル露光、1回エッチング
 工程が少なく、それによってスループットの低下が通常のダブルパターニングよりも抑えられる手法への要求があるだろう。パターンを半分ずつ別々に露光するが、エッチング工程を今の1回露光の場合と同じく1回で済ませる手法である(図4)。「1つの材料に2回露光できる材料があることが前提だ」と、液浸リソグラフィのプログラムマネージャとして米Intel社からSematechに出向しているBryan Rice氏は言う。


図4 1回露光リソグラフィと比べてまだ工程は多いが、エッチングを1回にしたダブル露光の工程数は通常のダブルパターニングよりも少ない

 「現在、見込みのある方法がいくつか発表されているが、決定的な材料はまだ見つかっていない。同社は多くの材料の開発をサポートしており、これらの材料が開発されれば、液浸リソグラフィの延命の機会が増すだろう」と同氏は語る。

 「私個人の好みから言うと、出来るならばダブル露光がいい。なぜなら、ダブル露光では1種類の特別なレジストとさらに2つのレチクルが必要だが、ハードマスクや、別のレジスト塗布や露光といった余分なプロセスが必要ないからだ。生産性や全般的なコストの面から、何らかのダブル露光タイプのプロセスが最良だろう」とFuller氏は言う。しかし、現時点ではこれに必要な非線形レジストやコントラスト強調レイヤについての確たる候補はないという。「このようなものが研究されると良いのだが。もちろん、実用的には液浸などとの親和性が良くなければならない」。

マスクの影響

 必要なマスク枚数が2倍になることから、既に高いマスクのコストがさらに高くなるという意見もある。しかし、Toppan PhotomasksのKalk氏によれば、検査コストや材料コストは上がるだろうが、総書き込み時間はダブルパターニングとほぼ同じであり、それにより書き込みコストは変わらないという。

 先端を行くマスクメーカーにとって、コストに一番影響を及ぼすのは歩留まりである。ダブルパターニングでの変化は予測できないが、何か変わるとすれば歩留まりだろう。「現在、歩留まりを牽引しているのはマスクレイアウトでもCDでもなく欠陥の問題だ」と同氏は言う。「DRAMのピッチはMPUと同程度ではなく、MPUに比べて非常に詰まっている。そしてDRAMの方がMPUよりも欠陥による影響が大きい」。

 ダブルパターニングではこれが変わるかもしれない()。「配置とCDが歩留まり低下により大きく影響するようになるだろう。これはスペックが厳しくなるからだ」とKalk氏は言う。欠陥の問題はピッチの緩いところでは扱いやすいと同氏は説明する。「配置やCDが欠陥よりも歩留まり低下の要因になるかどうかは分からない。しかし、それらがより重要になるのは間違いない。」


表 1回露光およびダブルパターニングでのマスクの仕様
(出典:Toppan Photomasks)


ダブルパターニング装置
 「まだ言われているのを聞いたことはないが、個人的に考えていることがある」とFuller氏は言う。それは、特に高いイメージング品質が、ダブルパターニングのスループットや重ね合わせの問題と同じくらい重要という点である。「私がよく使う例として、今、ドライArFリソグラフィを使って70nmのラインおよびスペースの140nmピッチをパターニングすることを考えてみよう。将来35nmのラインとスペースで70nmピッチにしようと思う。これを、ダブルパターニングを使って以前行なっていた通り35nmラインを140nmピッチでパターニングする。しかし忘れやすいことは、もはや70nmのラインではなく35nmのラインが必要というこ点である。そしてこれはCDのコントロールを向上し、ラインエッジの粗さを改善しなければならないことを意味する。そして、これは単にコストに影響するスループットや重ね合わせを改善することに留まらず、何らかのCDエラーといったものに行き着くことが分かる。しかし実際にはイメージング品質の継続的な向上も進めなければならない。すなわち、収差をどんどん低くし続けながら、非常に高いイメージング品質や安定性、そしていわゆるダブルパターニング装置を実現し続けることが重要である」。

 まだ詳細を発表していないが、ニコンはダブルパターニングを容易にする露光装置を開発中のようだ。「もちろん、高屈折率の水を使用した液浸による45nmへの考えが1つに本当にまとまったわけではないが、確かに、重ね合わせやスループットがかなり改善された開発中の装置があり、話題になっている課題のいくつかを改善できる可能性がある」とFuller氏は言う。

 2006年12月のSEMICON Japanでは、ASMLが「Twinscan XT:1450」を発表した。これはイメージング、重ね合わせ、スループットが改善されたArF露光装置である。Kool氏によれば、同社はこの装置を特にR&D向けのダブルパターニング・アプリケーションに適していると位置づけている。

トリプル(三重)パターニングも?

 「2パターン以上を使用するという話題も少しではあるが存在する。ダブルプロセスに代えてトリプルプロセスを採ることも考えられる」とFuller氏は語る。しかし、トリプルパターニングでは許容誤差の問題が起こってくるだろう。これからの2~3年はダブルパターニングで手一杯だろうと同氏はみている。



この記事を :  印刷する プリントする ブックマーク  はてなブックマークに登録 この記事をクリップ! Buzzurlにブックマーク Yahoo!ブックマークに登録 メールで送る メールで送る

SI Japan RESOURCE CENTER

アドバンスドエナジージャパン株式会社
金属材料のマグネトロンスパッタリングにおけるアーク抑制
JPN-ArcSputmetal-270-01.pdf
資料一覧を見る
この資料をダウンロード

EVENTS