High-k、メタルゲート、45 nmへの準備が完了

[2007年05月号]

By Peter Singer

この記事を : 印刷する

ブックマーク

メールで送る

目次に戻る

　「半導体チップに過去40年で最も重大な変革をもたらす」と題して、米Intel社は、HfベースのHigh-k絶縁膜とメタルゲート電極を45nm世代に導入すると発表した。Intelの発表後すぐに米IBM社も同様の発表を行った。High-kゲート絶縁膜は、ゲートリーク電流の削減と駆動電流の増加という2つの点で現在使用されているSiON膜より優れている。また、従来の絶縁膜は原子5個分の厚さと非常に薄いため、将来の微細化も可能にする。チップの電力消費のほぼ半分がこの薄い絶縁膜を通る電流のリークに起因すると推定されている。

　米Texas Instrument(TI)社は2006年6月、45nmにメタルゲートを導入すると発表したが、その時点では、同時に新しいさらに複雑なHigh-k材料に移行しなくても、実績のあるSiN膜を引き続き使用することで、必要な電力消費性能を実現できると述べていた。

　Intelは、2007年下半期の45nm量産に向けて順調に進んでいると述べている。IntelとIBMも策定に加わっている国際半導体ロードマップ(ITRS)の最新版では、High-kゲート絶縁膜とメタルゲートの導入時期が2008年から2010年へと2年先送りされており、この発表は驚きである。

　代替ゲート絶縁膜として複数の異なるタイプのHigh-k材料が評価されてきたが、その多くはHfベースで、IntelとIBMもそのような材料を使用するだろうと述べている。これまでフェルミ準位ピンニングや付着といった問題がHigh-kゲート絶縁膜の導入を遅らせてきたが、IntelとIBMはそれらの問題も解決したとしている。

　現在、大部分の電極は高濃度ドーピングされたポリシリコンであるが、High-kの絶縁膜とは互換性がない。Intelは、CMOSチップで使用されるnチャネルトランジスタとｐチャネルトランジスタに仕事関数を合わせたゲート電極を使用して劇的な性能向上を立証した。しかし同社は、「ゲート電極に異なるメタル材料を組み合わせる」というだけで、それらがいつ導入される可能性があるのか、メタル材料の正確な組成といったことは公表していない。

High-kゲート絶縁膜を備えたトランジスタは、ゲートリークの低減と駆動電流の増加という優位点を提供する。最適性能は、仕事関数がそれぞれPMOSまたはNMOSのどちらかに合わせられたメタル材料を選択することで得られる

　また米Sematech社のエンジニアも、CMOS構成(図)で高性能のNMOSトランジスタとPMOSトランジスタに使用するHigh-k/メタルゲートスタックを立証したと発表した。これは2006年に発表された研究の続きであり、メタルゲート用の効果的なNMOS材料を特定し、高移動度のHigh-k絶縁膜の開発に成功した。PMOS材料とNMOS材料は、従来のポリシリコン/SiO₂デバイスに類似した低しきい値電圧(V_t)と、1.0nm～1.2nmの範囲の超薄酸化膜換算膜厚(EOT)を示し、高度に微細化されたCMOSデバイスに統合された。これらのCMOSデバイスは、従来のゲート・ファースト高温処理フローで製造され、駆動電流または他の性能測定基準を損なわない。加えて、カウンタドープや複雑化な方法を使用しなくても優れた性能が証明された。

　IBMのバイプレジデント兼Systems and Tech-nology GroupのチーフテクノロジストであるBernie Meyerson氏は、技術が根本的な差別化要因になったと述べる。「我々はすでにフィッシュキルの工場でHigh-kゲートチップを実行しており、すべての品質保証をクリアするためにかなりの時間を要した。まずはこれらに関する論文を送り出し、次にこれまでよりも水準を引き上げるHigh-kを携えて実行に移す」。

　Myerson氏は、本当のニュースはこのプロセスがSiO₂に代わるところまで完成したという点であるという。「これらの材料が繊細であるということが課題であった。結果として、これまでSiO₂の代替えを実行できなかった。全てのプロセスを実行、立ち戻って、プロセスフロー全体を再構築する必要があった。我々がやろうとしていることは、SiO₂の代替えだけでなく、Tox(酸化物の厚さ)を劇的に引き下げるという点でも有意な前進である」。