米Luminescent Technologies社が半導体業界に変わったリソグラフィ強化製品を持ち込んだのは、2005年のPhotomask Technology Conferenceでの事であった。1年半前の当時、インバースリソグラフィ(ILT:Inverse Lithography Technology)は超解像技術(RET:Resolution Enhancement Technique)ソフトウェアを凌駕するものであり、65nmノードを終結させるものであると大々的に報告されていた1)。
今年2月末のAdvanced Lithography Conferenceで聴衆を沸き立たせた同社のILTであるが、今回、同社は最も斬新なILTの展開を発表した。45nmと32nmの複合クリティカル層における展開である。単にILTが最先端の光近接効果補正(OPC:Optical Proximity Correction)技術を凌ぐということだけではない。「これはILTが問題解決に有効だという最初の証明である」とLuminescent product marketing and business development部門バイスプレジデントLinyong (Leo) Pang氏は語る。「今後、弊社はどうやってマスク生産問題を解決していくかということに着手する」。
事実上の繰り返し処理である通常のRETソフトウェアとは異なり、ILTはウェーハ上に望まれるパターンに直接着目し、数学的に逆演算を施すことで生産可能なマスクパターンを生成する。生成されたマスクパターンは極めて高い設計再現性と、最大限の許容プロセスウィンドウを実現する。
Luminescentのデータは、ILTの評価を行ったさまざまなファウンドリや半導体メーカー(メモリーとロジック)から得られたもので、これまでのOPCを適用できなかったクリティカル層の領域で、ILTの新しい有効性が示されている。さらに、焦点深度の改善や保有コストの低減にもかなりの効果があることが分かった。5つの半導体製造現場に評価ツールが配置され、2つの同社製フルチップ「Luminizer」が導入された。それぞれ32nmと45nmの開発課題解決のためである。
ILTによる優れたパターン再現性と広いプロセスウィンドウが報告されているが、その他にも45nmプロセスのポリシリコンおよび拡散層での線端短縮問題(Line-end Shortening Problem)の解決能力が示された。45nmノードでは、半導体メーカーはドライ露光装置の延命可能性を探っており、液浸への移行が遅れている。従来のOPCでは線端短縮問題を解決することができないが、ILTは45nmのポリシリコンと拡散層でプロセスウィンドウに余裕を持って転写することができる。
MAGAZINE ARTICLES
このページをホームページに登録Technology News
Lithography
認められつつあるインバースリソグラフィ技術
[2007年07月号]
ILTはパターン再現性、プロセスウィンドウ、分解能でOPCに勝っている
(米Luminescent Technologies社)
Pang氏は、最先端リソグラフィにおいて、ILTを使って設計を行っている顧客の例について話した。ある半導体メーカーにおける45nmのコンタクト層転写では、多重極変形照明による開口数0.92の露光装置から、環状照明による開口度0.82の露光装置に移行することができた。焦点深度は、296nmから408nmに改善された。
液浸リソグラフィを使わずに45nmクリティカル層の転写を行っている顧客の例もある。Pang氏によると、ILTによりブリッジ、線端短縮問題を一切発生させずに、これよりもずっと広いプロセスウィンドウを実現できたという。焦点深度に関しては、ポリシリコンラインCDにおいて470nmまで改善された。
さまざまな成果報告が続いているが、ILTにとっての最大の要求は、現行の露光装置を延命させることと、恐らくは液浸リソグラフィ導入の遅らせることである。今後のプロセス開発にとって、Luminescentの技術は非常に有用となるであろう時期に来た。
液浸リソグラフィを使わずに45nmクリティカル層の転写を行っている顧客の例もある。Pang氏によると、ILTによりブリッジ、線端短縮問題を一切発生させずに、これよりもずっと広いプロセスウィンドウを実現できたという。焦点深度に関しては、ポリシリコンラインCDにおいて470nmまで改善された。
さまざまな成果報告が続いているが、ILTにとっての最大の要求は、現行の露光装置を延命させることと、恐らくは液浸リソグラフィ導入の遅らせることである。今後のプロセス開発にとって、Luminescentの技術は非常に有用となるであろう時期に来た。
参考文献
A. Hand, "New Enhancement Platform Starts at the Wafer ," Semiconductor International, November 2005, Vol. 28, No. 12, p. 30.
SI Japan テクニカルセミナー
最近のテクニカルセミナー情報
-
Semiconductor International日本版
第21回テクニカルセミナー
『太陽電池を輝かせる製造技術~究極のエコ技術の現在と未来~』
-
Semiconductor International日本版
第20回テクニカルセミナー
『MEMS ルネッサンス』
-
Semiconductor International日本版
第19回テクニカルセミナー
「32nmを描くリソグラフィの選択肢
?Double Patterningか?直描か?」
セミナー関連記事はこちらから -
Semiconductor International日本版
第18回テクニカルセミナー
「DRAM 1ドル時代の量産技術
?装置とプロセスをどう制御するのか??」
関連記事はこちらから
EVENTS
-
第1回アナログセミナー「アナログICを選ぶ、使う」
2008年12月03日ー2007年12月03日
東京コンファレンスセンター・品川(東京・品川) -
航空宇宙産業技術展2008(AITEC 2008)
2008年11月27日ー2007年11月29日
名古屋市国際展示場(ポートメッセ名古屋) -
計測展2008 OSAKA
2008年11月26日ー2007年11月28日
大阪国際会議場(グランキューブ大阪)










