三次元Si貫通ビアは、2007年の終わりもしくは2008年の初め頃には、フラッシュメモリーやイメージセンサーなどのデバイス製品に導入されるとみられている。コストと性能のトレードオフがさまざまなアプリケーションへの投入時期やフォームファクターを決定する。

　半導体業界において最大の話題になっているものの一つに、三次元Si貫通ビア技術があげられる。多くの研究プログラムが進行中であるが、未だに量産製品には導入されていない。三次元Si貫通ビア技術は市場にどのような影響をもたらすのか？また、どんな材料とプロセスが使用されるのか？ビアはウェーハ製造プロセスで形成されるのか？それともICパッケージングや組み立てプロセス中に形成されるのか？この新技術の導入に歯止めをかけている要因は何か？

　より高い性能や遅延時間の低減といったニーズにより、二次元構造に見られる長い配線に代わって短い垂直配線を使用する方法が開発されてきている。すでに、実現可能な段階を通過しており、現在の経済状況はこの技術が受け入れられると判断されているようである。低コストの優れたビアホール形成と信頼度の高いビア充填技術が実証されており、プロセス装置や材料の準備もできているといえる。デザイン、熱、試験に関する問題は残っているが、技術は大きく進歩している。例えば、米Micron Technology社による「Osmium」パッケージング技術は、再分布層のある接合パッド下の三次元Si貫通ビア配線（図1,2）と完全なスタックダイ手法でフットプリントを最小化するカプセル化技術が組み合わされている。

　三次元Si貫通ビアのオプションには、スタックダイ、Die-on-Wafer、Die-on-Dieの構造が含まれている。これまで、数々の三次元Si貫通ビア技術の研究プログラムが何年も実施されてきた。研究を行っている学会、研究機関、大学には、仏CEA-LETI、米コーネル大学、米DAEPA、シンガポールのIME、ベルギーのIMEC、独Fraunhofer IZM、米Lincoln Labs、米マサチューセッツ工科大学、米ノースキャロライナ州立大学、米レンセラー工科大学、米RTI International、東北大学、米アーカンソー大学などがある。

　三次元Si貫通ビアの研究プログラムを行っている企業には、エルピーダメモリ、フジクラ、日立製作所、米IBM社、独Infineon Technologies社、米Intel社、米Micron Technology社、NEC、沖電気工業、蘭NXP Semiconductors社、ルネサス テクノロジ、韓国Samsung Electronics社、三洋電機、シャープ、ソニー、伊仏STMicroelectronics社、米Tezzaron社、東芝、米Ziptronix社、ザイキューブなどがある。この他にも多くの企業が研究活動を行っている。

　ますます多くの共同事業体が結成されており、それぞれが異なる技術の視点、異なるインフラなどにより研究開発を進めている。そして、こういった機関の研究は、技術を商品化するうえで必要不可欠である。

　政府の財政支援を受けて設立された日本のコンソーシアムは、その先駆けの一つである。超先端電子技術開発機構（ASET）では、5年間の研究プログラムにて、システムの高性能をもたらす新たなアーキテクチャに焦点があてられた。同プログラムは経済産業省が後援し、1999年の9月から開始された。富士通、東芝、NEC、沖電気工業、ルネサス テクノロジなどを含む18の企業から研究者が参加した。この中の多くの企業は、すでに製品化に動きだしている。

　米Sematechの活動は2005年にテクノロジーオプションの調査から始まった。コストモデルが展開され、ITRS（International Technology Roadmap for Semiconductor）向けに三次元ロードマップが作成された。このプログラムは、現在装置とプロセスのベンチマークに焦点を当てている。将来的には三次元インフラ、材料、ユニットプロセス、インテグレーション、信頼性に着目すると見られる。

　最近発足したEMC-3Dコンソーシアムには装置メーカーや材料メーカーも参加しており、Si貫通ビア技術の開発に関連する技術や経済の問題を検討している。インテグレーション三次元プロセスのコスト・オブ・オーナーシップ（CoO）の目標として、ウェーハあたり200ドル^1）を目指している。

　三次元インテグレーションプロセスの工程は、ウェーハ貫通ビア形成、ディープビアエッチング、レーザードリルビア、ディープトレンチキャパシタ技術、ビア充填、拡散バリアと接着層の蒸着、金属化、ウェーハ薄膜化、ダイシング、アライメント、ボンディングを含む。図3はSi貫通ビアに関する主要な技術を示している。

　現在、ウェーハレベル三次元デバイスのウェーハ貫通ビアの形成には3つのプロセスシーケンスがある。²）フロントエンドプロセスのシーケンスで、埋め込みDRAM技術が可能なFabはトランジスタや配線がチップに加工される前にディープトレンチキャパシタ技術を使用してビアを形成することができる。このようなチップは後で半導体パッケージメーカーが裏面薄膜化を行い、それでむき出しになったビアの下部から裏面配線の形成が可能になる。このシーケンスはFabの管理下ではビア形成に負担がかかり、Fab後のビア形成のためにセル内またはセル間に余裕を持たせる必要性がなくなってしまう。

　2つ目のプロセスシーケンスも三次元スタックに向けてチップを特別に設計しなければならない。配線層内のSiの特定の範囲やパッド表面の上部は排除領域として除外される。ウェーハ貫通配線は、チップが完成された後、これらの除外領域を貫通するビアをエッチングし、絶縁体と導電金属を充填することで形成される。

　3つ目のプロセスシーケンスは、三次元インテグレーションのために設計されていないチップをスタックするときに適用される。このシーケンスでは、周辺パッドとビア配線の間にパッドを再分配することによって配線ビアが形成される。その後、ビアはこのようにして自然と除外された領域でエッチングされ充填される。

　どのプロセスも最も一般的な方法を提示していない。しかし、初期の方法を実施する多くの日本の企業が、ポリシリコンを使用したビアを最後に形成する構造を実証している。図4は、ビアが上部から形成されるポリシリコンやCVDタングステンを使用したビア最終形成プロセスのSi貫通ビアの構造例を示している。³）

　アライメントとボンディングはウェーハ間の三次元インテグレーションにおいて重要な問題である。ウェーハボンディングにはウェーハ全体の高温均一性と圧力均一性が要求される（200mmウェーハに対して1％の均一性）。このような均一性は、ウェーハやスタック全体の温度を制御する特殊な両面加熱チャックによって得られる。

　オーストリアEV Group社、独SUSS MicroTec社、東レエンジニアリングはウェーハボンディング装置を提供している。これらのユニット工程に対する秘訣はアライメントとプレボンディングをボンディングのプロセスと分けることである。いくつかの企業ははんだ、In（インジウム）、スタッドバンプを含むレイヤー間にバンプを使用することを選んだ。スタッドバンプ配線方法では（図5）、チップは室温で電気的・機械的に接続されており、圧力を上昇させている。チップの表面を下げた状態で、スタッドバンプボンディングによりAuバンプがチップI/Oに形成されている。Auは変形し、穴を通して押し出され、インターポーザーを通って下部のチップへと接続する。

　三次元インテグレーションの市場については、イメージ関連製品やメモリー、高速ロジックやプロセスアプリケーションなど、多くのアプリケーションが考えられる。また、いくつかの三次元インテグレーションは軍事用の製品にも採用されようとしている。アプリケーションとしては、ゲートアレイ、シストリックアレイ、メモリー、イメージングなどのワイヤー制限回路が含まれると予想される。主な要因は電気性能の向上をもたらす高密度回路である。

　特に日本の企業の多くが最初のアプリケーションは、携帯電話やデジタルカメラ、ビデオカメラなどのデジタル家電製品になると見ている。Si貫通ビアの最初のアプリケーションはフラッシュメモリーとイメージセンサーになるだろう。消費者製品パッケージの縮小要求が導入を促進するが、特にカメラ付き携帯電話やデジタルカメラにおいては潜在コストの削減も要因である。沖電気工業とザイキューブは、高密度低プロファイルで高さ0.6mm未満のイメージセンサーを商品化する契約を発表した。

　Samsungは、NAND型フラッシュメモリーには従来のコスト削減方法（主に微細なデザインルールで）は、一定のチップサイズでキャパシティを増やすにはあまり効果がないと説明した。この理由から、同社は、現在のコスト削減ペースを保つために三次元技術を使って1枚のSiウェーハに垂直にフラッシュメモリーセルをスタックすることを検討している。

　他にもSi貫通ビアをDRAMのターゲットにしているメーカーがある。エルピーダ、NEC、沖電気工業らは、2009年もしくは2010年までの製品化を予定している。Samsungは、2 GbのDRAMを組み合わせてさらに小さく、早く、消費電量の少ない4Gbのデュアルインラインメモリーモジュールを作製する新たなSi貫通ビア技術を発表した。Tezzaronも最初の製品はDRAMアプリケーションを計画している。MicronはSi貫通ビア技術をメモリーとイメージセンサーの両方に使用することを検討している。

　ロジックデバイスでは、最初のアプリケーションは、メモリーが上部に積層されるFPGAに入ると予測されている。いくつかの企業ではすでに試作品を作っている。マイクロプロセッサとメモリーの組み合わせが将来出現すると見られる。数年後にはいくつかの例が適したアプリケーションに導入されるであろうが、新しいプロセッサのアーキテクチャが開発されなければならないため、2009年もしくは2010年以前の大量生産はないと思われる。

　技術的にいうと、Si貫通ビア構造は製造可能な技術である。装置やオペレーションはもすでに準備ができている。歩留まりや製造可能性については、業界が工程を縮小するに従って向上していくとみられる。コストと性能のトレードオフが他のアプリケーションの投入時期やフォームファクターを決定する主要な要因である。三次元Si貫通ビアは、2008年の初めにはフラッシュメモリーやイメージセンサーにおいて現実のものになるだろう。