MAGAZINE ARTICLES
このページをホームページに登録Technology News
Wafer Processing
アルバック、PCRAM用の成膜技術を開発
[2007年08月号]
アルバックは、相変化メモリー(PCRAM:Phase Change Random Access Memory)用のスパッタリング技術を開発したと発表した。このGSTスパッタリングモジュールは、同社200/300mmウェーハ対応プラットフォーム「ENTRON EX」に搭載され提供される。
次世代に対応する不揮発性メモリーとして、PCRAMにかかる期待は大きい。PCRAMは、相変化により起こる低効率の変化をメモリーに利用する。カルコゲナイド半導体をメモリセル構造に適用し、GST(Ge2Sb2Te5)膜が非晶質状態では高抵抗(1)となり、結晶状態は低抵抗(0)となる。リセットする際には非晶質化を、セットする際には結晶化を行う。高速な書き込み読み出しが可能で、さらにシンプルな構造のため高集積化が容易と考えられている。
次世代に対応する不揮発性メモリーとして、PCRAMにかかる期待は大きい。PCRAMは、相変化により起こる低効率の変化をメモリーに利用する。カルコゲナイド半導体をメモリセル構造に適用し、GST(Ge2Sb2Te5)膜が非晶質状態では高抵抗(1)となり、結晶状態は低抵抗(0)となる。リセットする際には非晶質化を、セットする際には結晶化を行う。高速な書き込み読み出しが可能で、さらにシンプルな構造のため高集積化が容易と考えられている。
Cu配線、FeRAM、DVDの製造装置で培ったスパッタリング技術
PCRAMは、開発課題としてリセット電流を低下させるため、相変化領域(Programable Volume)を小さくする必要があった。この原因は、融点まで加熱するための電力によるもの。この問題には下部電極の径を小さくし、コンタクト抵抗を下げることで対応できる。しかし、さらなる集積化を進めた場合には、256Mビット相当以上の集積度以上では隣接するビットへの影響もあり、リセット電流を下げることができなくなる。このため、現在ではGSTを層間絶縁膜に埋め込む形の「Confined Cell抵抗素子構造」を採用するのが主流になると考えられているようだ。
アルバックでは、このConfined Cell抵抗素子構造の酸化膜にGST膜を成膜する方法として、スパッタリング法を提案する。選択肢として検討されているCVD法の方がアスペクト比の大きい穴埋めに有利だが、原料が高価になる。一方でスパッタリング法は低コスト、高スループットに対応できるが、今までの一般的なスパッタリング法では穴埋めに不向きであった。アルバックは、DVDディスク向けや、FeRAM、さらにはCu配線用で実績のあるスパッタリング技術を活用し、同社独自のPCRAM用のスパッタリング法を開発した。
アルバックでは、このConfined Cell抵抗素子構造の酸化膜にGST膜を成膜する方法として、スパッタリング法を提案する。選択肢として検討されているCVD法の方がアスペクト比の大きい穴埋めに有利だが、原料が高価になる。一方でスパッタリング法は低コスト、高スループットに対応できるが、今までの一般的なスパッタリング法では穴埋めに不向きであった。アルバックは、DVDディスク向けや、FeRAM、さらにはCu配線用で実績のあるスパッタリング技術を活用し、同社独自のPCRAM用のスパッタリング法を開発した。
図1 LTS法により埋め込まれたGST膜の断面図。ホール径は0.25μm、アスペクト比1、ターゲットとウェーハ間の距離は300mm
(提供:アルバック)
さらにアルバックは「Bias-Long Throuw Sputter(B-LTS)」技術を導入し、このLTSに13.56MHzの基板バイアスを印加することで、イオンを引き込みボトム部分を再スパッタし、カバレッジ性能を向上することに成功した。
この基板バイアスを適正化することで、GST膜の組成制御性も高めている。GST膜は、Ge:Sb:Teの組成比が2:2:5で均一に成膜される必要がある。しかし、Teは蒸気圧が高く揮発しやすい性質であった。バイアス出力を適正化することで、Teの欠損を抑制し、GST膜の組成制御が可能になった。成膜レートも検証時には76.2nm/分を維持、成膜レートの200mmウェーハでの均一性分布は±2.3%を達成した。膜組成の面内の分布も均一性1%と良好な結果を得ているという。
図2 B-LTSにより成膜されたGST膜の断面図。バイアスをかけることでカバレッジ性能は向上している
(提供:アルバック)
SI Japan テクニカルセミナー
最近のテクニカルセミナー情報
-
Semiconductor International日本版
第21回テクニカルセミナー
『太陽電池を輝かせる製造技術~究極のエコ技術の現在と未来~』
-
Semiconductor International日本版
第20回テクニカルセミナー
『MEMS ルネッサンス』
-
Semiconductor International日本版
第19回テクニカルセミナー
「32nmを描くリソグラフィの選択肢
?Double Patterningか?直描か?」
セミナー関連記事はこちらから -
Semiconductor International日本版
第18回テクニカルセミナー
「DRAM 1ドル時代の量産技術
?装置とプロセスをどう制御するのか??」
関連記事はこちらから
EVENTS
-
第1回アナログセミナー「アナログICを選ぶ、使う」
2008年12月03日ー2007年12月03日
東京コンファレンスセンター・品川(東京・品川) -
航空宇宙産業技術展2008(AITEC 2008)
2008年11月27日ー2007年11月29日
名古屋市国際展示場(ポートメッセ名古屋) -
計測展2008 OSAKA
2008年11月26日ー2007年11月28日
大阪国際会議場(グランキューブ大阪)










