High-k絶縁膜が破壊される原因

[2007年08月号]

By Laura Peters

この記事を : 印刷する

ブックマーク

メールで送る

目次に戻る

　エンジニアが速いペースでHigh-k膜とメタルゲートを生産に移す試みを行っている中、科学者もこれら新しい積層の電気特性を明らかにしようと急いでいる。最近開かれた国際学会IRPS（International Reliability Physics Symposium）において、米SematechのKisik Choi氏や米テキサス大学の研究者らは、PMOSアプリケーション用Poly/TaCN/AlN/HfSiOxゲートスタックのしきい値電圧（Vt）を低下させるのに、F（フッ素）注入とボトム界面層の導入が効果的であることを示した。同氏らは、F注入、熱成長させたSiO₂界面層、メタル電極とHigh-k膜の間にAl含有の界面層を組み合わせることで、最終的にVt = -0.43Vを達成した。

　High-k/メタルゲートで安定した低しきい値電圧を達成することはnFETよりpFETでの方が難しい。Sematechのグループは、メタルゲート/High-kゲート積層にFを注入すると高い有効仕事関数を達成し、PMOS Vtを減少させることを実証した。

　しかし、F注入はVt値に全く影響を与えないことを観測した研究者もおり、Fの積層内での正確な配分や配置などが最終的な電気特性にとって極めて重要である可能性がある。この研究では、さまざまな界面プロセスを比較し、最下層のSiO₂/Si界面近くのFピーク濃度が、近くのバルク欠陥と同様、界面欠陥を不動態化することによって、信頼性を最大限向上させるのかどうか調査された。

表　実験した積層構造

　HfSiOxとTaCN電極間にAlN層を挿入したり、オゾン処理されたSiO₂/Si界面（OI）と熱成長させた界面（TI）を比較したりするなど、さまざまな積層が実験された（表）。注入されたF原子は熱処理後、絶縁膜から拡散する傾向があり、当初あった量のうちほんの一部だけが最下層界面近くに蓄積した。これは重要な点である。なぜなら、チャネル近くの電荷はVtのようなデバイスパラメータに大きな帯電影響を持つ可能性があるからだ。

　AlN層の挿入によりVtに事実上180mV以下の変化がある。これはAl原子の拡散と蓄積によってSiO₂/HfSiOx界面で生じた双極子に起因するものと考えられる。AlN層挿入の他の影響としては、界面トラップ発生の増加と移動度の悪化などがあるが、F注入によってフィールド移動度がコントロール層のレベルまで戻る。F注入プラスOIでVtはさらに70mV以下まで減少する。また、TIによってVtがさらに20mV以下まで下がり、-0.43Vという低いVt値を達成する。

図　2VでのSILCデータは、F原子がHigh-k/界面層積層で界面とバルクの欠陥を不動態化することを示唆している。熱成長させたSiO₂層は、低い真性欠陥密度で化学量論的組成の膜を形成するので、SILCの特徴を向上させる
（出典：IRPS）

　C-V曲線から抽出した酸化膜換算膜厚（EOT）値は、コントロール層、Al、OI、TIでそれぞれ1.53、1.95、2.09、2.10であった。熱成長させた酸化膜はEOTに影響を与えずにVtの低下を促すようだ。ストレス誘起リーク電流（SILC：Stress-induced Leakage Current）のデータは、Fがバルクと界面欠陥を不動態化させる傾向にあることを示している（図）。熱成長させた酸化膜は、化学量論的組成の成長であるため、OIより欠陥が少なく、電気的安定性も優れている。Fイオン注入によるVtの変化は、SiO₂層中でF原子によってプラスに帯電した欠陥の不動態化が原因である。それは、移動度と絶縁破壊電圧の上昇にもつながる。

　英Liverpool John Moores大学、ベルギーIMEC、ルーベンカトリック大学の研究で、M.B. Zahid氏らは、可変周波数のチャージポンプを使って、原子層蒸着（ALD）によるSiO₂/HfO₂積層のSiO₂とHfO₂に別々にトラップを作ることを調査した。パルスの低レベルタイミングと高レベルタイミングを個別に制御することによって、各層のトラップを分離させ、同時に、各層に新しいトラップが作られるのを観察した。