JEDECから発表される新しい熱モデリングの基準は、将来のチップとパッケージ設計の課題を解決するのに役立つだろう。

　パッケージ技術が新たな熱モデリング基準を必要とする元凶は、出力密度の増加にある。「チップ、パッケージ、プリント配線基板（PCB）、システムを含むすべての設計レベルで、出力密度が上昇すると考えられている。これは主にチップレベルの熱放散が原因」と、分析ソフトメーカーの英Flomerics社のビジネス開発マネージャSherman Ikemoto氏は述べた。

　設計から製品出荷までの時間は短縮しており、納期に間に合わせるためプロセス中のボトルネックを取り除く必要がある。

　間もなく発売予定の2つのJEDECサーマルモデリング基準は、2-ResistorとDELPHI（Development of Libraries of Physical Models for an Integrated Design Environment）モデルとして知られている。既存の基準（Theta-JA）を超えた洗練されたステップであり、信頼性のあるインアプリケーションの接合部温度の予測がたてられる。「2-Resistorモデルはかなり正確だが、DELPHIモデルはさらに正確である」とIkemoto氏は言う。「2-Resistorモデルと比べるとDELPHIモデルの抽出の方が若干難しい。すべてのパッケージがDELPHIで表示されないかもしれない」。

　Theta-JAは大変シンプルなモデルで1990年代半ばから使用されてきたが、限界が近い。「Theta-JAは1つのパッケージの熱性能をもう1つの別のパッケージの熱性能と比較する場合のみ有利」とIkemoto氏は述べた。

　2-Resistorモデルは接合部とボード間の抵抗と接合部とケース間の抵抗から、接合部温度の大まかな予測を出す。

　DELPHIは、ヨーロッパ連合(EU)から資金の50%を提供されたヨーロッパ企業コンソーシアムによって1990年代に行われた研究プロジェクトの成果である。Ikemoto氏によると、このモデルでは接合部温度の正確な予測が可能だという。

　パッケージとICの共同シミュレーション（図）とチップレベルの熱分析の必要性が高まったことを受けて、デジタルICとミクスドシグナルICのフルチップ分析サプライヤ米Gradient Design Automation社は、ソフトウェアソリューション開発のためFlomericsとチームを組んだ。同社は、パッケージと周囲条件の影響を考慮しながら、チップ設計者が分析を行い、チップレベルで温度誘起による電気的問題を避けられるようなソリューションを製作した。

　微粒子熱分析と多スケール・チップパッケージ環境分析は、熱モデリングに対する新しいアプローチの一部だ。Gradient社長兼CEO Edmund Cheng氏によると、これらのツールから抽出された温度データは、温度勾配が無害だと実証し、センサー設置に役立てるためだけでなく、サーマルホットスポットの特定とTJ-MAX仕様に適合していることを実証するために使用できるという。「我々のシミュレーションはIRカメラのような測定を直接チェックする他のいかなる方法より解像度が高い」とCheng氏は述べた。「チェックの方法は、まずエンジニアは相関関係がきちんとあるかという、とても簡単なことをチェックする。熱テストの媒体に対して我々のデータをチェックする。その後、熱ダイオードをチップ上に置き、チップ上のさまざまな部分に関する情報があるか観察する。もし、測定と全く同じ温度を示し、彼らのIRや熱測定と似通った結果が出たら、それによって我が社の信頼も上がる」。