ダイジェスト版

新技術、新材料との取り組みを迫られる 熱処理技術

アレキサンダー・E・ブラウン

熱処理工程は、いくつもの課題に直面している。high-k材料（層間絶縁膜用の高比誘電率材料）をはじめとする各種材料、極めて浅い接合、歪シリコン、SOI（silicon on insulator）などに関する課題である。加えて、効率をさらに上げ、より複雑なデバイスを作るために今後も引き続き更なる微細化が求められている。新材料をできる限り採用しないですませようとして次善策が講じられてはいるが、根本的な物理的限界に到達しつつある。このため、材料や技術の選択に関して再評価が迫られている。

＊　＊　＊　＊

半導体技術は、不純物分布がほんの数ナノメートル（nm）ずれただけでデバイスに著しい影響を及ぼすような状況に置かれている。このため、ドーパント（不純物）の拡散や活性化の現象に関しては、全く新しい理解が必要である。たとえば、活性化の限界やサーマル・バジェット（熱履歴工程）節減など、これまでは考慮せずにすませてきた現象も今後は考慮する必要が出てきた。 　「こういった新しい変化は、ゲート・スタック（積層ゲート絶縁膜）や基板領域や接合の定義にみられる」と米アプライドマテリアルズ社（Applied Materials, カリフォルニア州サンタクララ）でフロント・エンド・プロダクツ・グループのバイス・プレジデント兼ゼネラル・マネジャーを務めるランディール・タークル氏は指摘する。「これら3項目それぞれに関して、新しい材料、新しいプロセス、新しい製品開発、 あるいは新しいアーキテクチャーがある。もし、歪シリコンとエレベーテッド・ソース（ソース領域を3次元的に持ち上げた構造）、オキシナイトライド（酸化された窒化膜）の3つの新技術を組み合わせて、前年比17％の性能改善を図ることができれば、high-k材料の登場を遅らせることができる。時間が最も重要だ。半導体メーカーには、これらの新材料やその能力を調べ、それらを製造ラインに持ち込み、学習曲線に沿って習熟し、上手に組み合わせて半導体チップを作り、市場に売り込むというような正規の手順をふんでいる時間はない」（同氏）。（図1） 　米アクセリス・テクノロジーズ社（Axcelis Technologies、マサチューセッツ州べバリー）でRTPプロセスの技術マネジャーを務めるジェフ・ヘブ氏は、RTP（高速熱プロセス）の重要な動向を2つ指摘する。「1つはシリサイド化への応用。130nmから 90nmへ、そして 65nmへと微細化するにつれて、コバルト（Co）からニッケル（Ni）へ移行していく。ほとんどの人は65nmでニッケルが必要だと思っているが、一部では、高性能デバイス用としては90nm時代の後半から必要と見る向きもある」（同氏）。 　米マトソン・テクノロジー社（Mattson Technology, カリフォルニア州フリーモント）でRTP製品事業部門の技術担当ディレクターを務めるポール・ティマンズ氏は、サーマル・バジェットを節減する傾向が高まっているためRTPの活用はさらに広がると予測している。 　「いまや、私たちはナノメートルの世界にいる。だから、デバイス中へのドーパント拡散の制御はもっと正確に行わなければならない。なぜならドーピング・プロファイルがほんのわずかずれてもデバイス性能に大きな影響を与えるからだ。RTPが特に重要になりそうなもう1つの応用は、歪シリコンやSOIなどの新材料 に打ち込まれたドーパントを熱的に活性化、すなわちアニール・プロセスを最適化することによって、寄生抵抗や寄生容量を小さくしようという応用である」（同氏）。 ゲートとhigh-k材料 　「トランジスタやその構造に関係する材料を見直してみると、いくつかのことが浮かび上がる。1つは基本的なゲート絶縁膜構造である。ゲート絶縁膜としてこれまで長い間、酸化膜を使ってきたが、これは大きく変化させることなく縮小が可能だった。この縮小により、トランジスタの基本的性能を年率17％で向上させることができた。いま、新材料として窒化酸化膜が入りつつある。しかし、この絶縁膜は相変わらずアモーファスで、基本的な酸化膜は変わらない」とタークル氏は言う。窒化酸化膜への変化が進行中なのである。ロジックLSIではこの膜を130nmルールのときに採用した。ほかのデバイスでは設計レベルでの変更段階 にあるが、マスクの使用枚数が削減でき、メモリーのリフレッシュ時間の点でも有利になる。一方で電極のポリシリコンは換えずにすむ。 Advertisement 　従来の手法であるいはイオン打ち込みでドープされたポリシリコンはシリサイドに替わり、ポリシリコンの下の酸化膜はオキシナイトライドに移行した。カギは、ポリシリコンを成長中に高濃度にドープする手法を導入して空乏層を薄くし、スケーリング（比例縮小による微細化）を継続できるようにすることだった。「高濃度ポリシリコンが登場したために、65nmルールでhigh-k材料が果たして必要だろうかと疑問を持つようになった」とタークル氏はいう。「この時代にはポリシリコンではなく、チップメーカーはロジックLSIメーカーがすでに議論しているメタルゲート、あるいは高濃度にドープされた電極の採用を考えるだろう。ゲート・スタック構造から考えると、メタルゲートはオプションの1つにすぎないことがはっきりする」（同氏）。 　65nm時代から始まるもう1つの劇的な変化はシリコン基板である。「すでにエピタキシャル・ウエハーはある。エピタキシャル手法に新たな可能性、つまり選択成長を加えようとしてエレベーテッド・ソース/ドレイン構造を考えた」とタークル氏は言う。「過去20年間、選択プロセス ─ 選択タングステンや選択FSG（フッ化ガラス）─ は決して使われなかった。しかしエレベーテッド・ソース/ドレイン用やDRAM用の選択エピタキシャルは現実的だ。従来のエピは成熟しているので、ゲルマニウム（Ge）を導入して駆動電流を改善できる」（同氏）。 　ロジックLSIはSOIに期待している。どのようなSOI技術を使うにせよ（Si MOSFET，あるいは張り合わせ技術など）SOIはロジックLSIの消費電力を下げるという点で有利である。SOIを使うデバイス・メーカーにとって、このSOIは低コストで高性能でなければならない。SOIへの変更は避けられない領域もある。エンジニアが次善策を持ち合わせていないからだ。「SOIは、45nm 世代では使われるかどうかはっきりしないが、32nmではきっと使われるだろう」と タークル氏は言う。 　「問題は接合分布の設計法だ。接合が極薄になり、チャネル関連の問題 により65nmデバイスが短絡してしまうからだ。まずイオン打ち込みして接合を決めるわけだが、これまでのような熱処理プロセスには耐えられない。このため、使えるイオン種のタイプを変更しなければならない。この極薄に制限された接合で、より高い導電性が要求されるからだ」（同氏）。接合の設計に関しては、RTPなどの従来方法を見直す必要が出てくるだろう。熱工程を再設計したりサーマル・バジェットを削減するために、例えばレーザー・アニールや新しいスパイク・アニール法を使うなどの方法がありうる。 　東京エレクトロンの米国テキサス州オースチン事務所に勤務するストラテジック・テクノロジスト、ボブ・ソーブ氏は、「ここ10年ほど、ゲート絶縁膜構造の改良に関する話が出ていた」と指摘する。「スケーリングでSiO2層がだんだんと薄くなり、電気的な問題が出てくるのではないかという不安が高まっている。悲観論者は、SiO2は0.18μmノード以降では使えないだろうと予測していた。しかしながら、それは誰もの予想を超えて使われ続け、おそらく当分使われるだろう。とはいえ、微細化に適した材料が種切れとなっている。SiO2を置き換えるためにほかの絶縁材や電極材料が必要だろう」（ソーブ氏）。 　これらの材料はおそらく、熱的反応と新たな化学反応で作られるだろう。シリコンを酸化するとかシランを分解してポリシリコンを生成するというような単純なものではないだろう。「その化学物質は複雑で、あまり知られていないので、プロセスが膜の組成や電気的特性にどのように影響するかを理解し、製造環境で再現性のある反応炉を開発し、製造ライン用にすべてを集積することが課題である」とソーブ氏は言う。 　東京エレクトロンのサーマル・プロセッシング・システム・ビジネス部門のマイケル・グラント副社長は、high-k絶縁膜とメタルゲートを使う場合の主たる問題点を次のように指摘する。「1つは、それらを一緒にする以前の、そしてどれを使うか決める以前の基礎的な材料とそのサイエンスの問題である。この後、それらを集積するための問題がある。2年前に、65nmノード（2006年頃に出現）のゲート戦略を米国の有力ロジック・メーカーに聞くとみんな、high-k膜とメタルゲートを採用したパイロット生産が始まると予測したはずだ。今なら、彼らは65nmの終わりごろからか、もっと可能性の高そうな45nmからと答えるだろう。今だにこのプロセス集積にからんだ問題が山ほどある」（グラント氏）。 　デバイス・メーカーはSiO2ゲートの最終段階にあるようだ。「一部では、0.8-1.0nm程度のベース酸化膜を、その表面に特殊処理を施して使っている。ベース酸化膜を窒化したり、ある場合にはベース酸化膜にCVDによる窒化膜を堆積するような特殊処理を施したとしても、その薄さではリーク電流が生じてしまう。ベース酸化膜が0.8nm程度では、欠点が長所を上回ってしまう。 先端デバイスは、リーク電流や電力密度の問題を抱えている。「スケーリングは電圧低下によって救われている」と東京エレクトロンで熱処理・システム・プロセス・マネジャーを勤めるトニー・ディップ氏は言う。「現在市販されている先端チップのなかには、チップあたり100W以上も消費するものがある。チップ・サイズは1平方インチ（25.4mm角）以上かも知れない。多分もう0.52平方インチ（335.5mm2）に近くになり、さらにシュリンクする方向だ。製品が適切な動作スピードと駆動電流の仕様を持つ限り、チップ・メーカーは内部がどうなっているのかを考えているとは思えない。だから、一方で駆動電流を気にかけ、他方でリーク電流を気にする。どのようにそのバランスをとるかが問題だ。集積化は1つの方法である。材料の変更はもう1つの道だ。チップ・メーカーは簡単な方を適用するだろう」（同氏）。 　high-k絶縁膜とメタルゲートのように、あきらかに互いに緊密に連携している材料の変更がある。この両者がなければ、実用的な解を得ることは困難だと思っている人もいる。「問題は、その技術が使えないことだ」とディップ氏は言う。 　「high-k材料は、シリコン上の電気的な応答を複雑にし、薄い絶縁膜はMOSFETのチャネル移動度を減少させてしまう。このため、さらに薄い絶縁膜や、もっと高いk値の絶縁膜を採用することは考えにくい。もしリーク電流を無視する設計を行うなら、必要な駆動電流を得るために電力を上げなければならない。これでは、high-k絶縁膜を使うメリットがほとんど吹っ飛んでしまう」（ディップ氏）。high-k材料は今のところは実現の可能性がまだなさそうである。基礎的な研究成果がまだ何もそろっていないので、high-k材料が将来の技術になるということはますます考えにくい。先端的なIDM（垂直統合型の半導体メーカー）のなかには、新奇なやり方で歪シリコン技術に移行しつつあるところもある。今日、そのような企業のトランジスタはすべて、ゲート絶縁膜として積層オキシナイトライド膜を使っており、歪シリコン技術へ移行することによってもう少し縮小化しhigh-k材料を使わない方向で行こうとしている。 　一方、high-k材料は実現するだろうとソーブ氏は見ている。「high-k材料は予測より遅れて、45nm世代の初めごろに登場するだろう。『スケーリング』という言葉は自らの命を得た。歴史的にみて、構造や寸法をスケール（比例縮小）していない。構造や寸法をスケールするメカニズムだったのだが、性能をスケールしてきた。構造的なスケーリングだけで性能を上げる時代は基本的に終わった。ほかの方法、例えば設計の改善やSOI，歪シリコン層、3次元デバイスなどが性能を改善してくれるだろう。ただし、それぞれ問題を抱えてはいる。熱処理工程では、既存の材料のたゆまぬ改良が続くだろう。反応炉を開発したり改良して、よりよく制御できるように、そしてもっとフレキシブルで、サーマル・バジェットも低くでき、少ないコストで、デバイス集積にもっと適しているようにといった具合だ」（ソーブ氏）。 RTPの応用を広げる 　マトソン社はRTP技術と 特に極めて浅い接合（USJ）に注力している。「高い活性レベルで極めて浅い接合が求められている」とティマンズ氏は言う。「今日、技術としては高温スパイク・アニールを選択した。これは、拡散を最小に抑えながら、ドーパントの活性化を高め、欠陥のアニール特性が良いため、低リークで高品質の接合が得られる。このプロセスは65nmまでは確実に重要視されるだろう。さらに微細化が進むとこのトレードオフはますます困難となる」（同氏）。先端デバイス ─ おそらくはロジック ─ にはNiSi技術が採用されるだろう。しかし、NiSiは複雑さをもたらす。特に、RTPツールは低温で制御しなくてはならなくなる。 　NiSiに関する問題は、どのプロセスが最適かということである。ニッケルを用いたプロセスはコバルトよりも低温で行わなければならない。RTPの応用範囲を拡張する上で、温度の測定と制御はきわめて重要になってくる。「当社の顧客はRTP装置でシリサイド化プロセスを使い続けたいと思っている。しかし、そのためには、低温の測定と制御が必要だ」とアクセリス社のヘブ氏は言う。「プロセスの基礎を探求する自由度を求めて、パイロメーターを使って250℃程度のRTP温度を制御する方向にある」。 　輻射熱は温度が下がると指数関数的に低下するため、ウエハーはこれらの温度領域ではそれほど多くのエネルギーを放出しない。だから、温度測定や制御にパイロメーターを使うことは難しい。「加えて迷光も問題だ。熱源の光がパイロメーターに入り込む。計りたいのはウエハーが放出する放射あるいは光である」熱源が熱いほど迷光がひどくなる。 　加熱ランプ装置ではなくホット・ウオール加熱ならうまくいく。「NiSi開発用に250℃で使える装置をすでに出荷した」とヘブ氏は言う。「ユーザーは2段階ではなく1段階アニールを使ってNiSiを形成することになる。コバルトはいつも2段階プロセスを使っていた。理屈では、ニッケルは1段階で処理できた。しかし、2段階プロセスには利点がある。2段階アニールで良好な結果を得てきた。最初のステップは300℃以下で行う」。 　ASMインターナショナル社（アリゾナ州フェニックス）でRTPビジネス部門マネジャーを務めるエルンスト・グランマン氏にとって、深刻な熱処理の問題点はRTPシステムの90%以上が加熱用にランプを採用していることだ。「これらのシステムで、最も厳しい問題は、温度制御、信頼性、スループット、消耗品のコストと、低温では使えない点だ」。輻射ではなく熱伝導を使えば、この問題は解けるとグランマン氏は付け加えた。 　ロードマップによると、極めて浅い接合の形成には、イオン打ち込みのスパイク・アニールと固相エピタキシャル成長が用いられる。接合コンタクトはCoSi2から NiSiに変わる。グランマン氏によれば、 「ロードマップに載っているプロセスはRTP装置に極端な性能を要求している。たとえば、毎秒数百℃という加熱/冷却の速度、パターンや放射率依存性がないこと、精密な温度制御、 NiSi形成用には低温（200℃以上）動作などだ。現在および将来の技術ノード用の極めて浅い接合の形成を継続して行えるようにするために、輻射 ではなく熱伝導に基づいたRTPシステムが時代の流れだと信じている。熱伝導を使えば、300〜900℃/秒の上昇レートが得られ、100〜1100℃の広範囲にわたり精密な温度制御で動作する」。 　日立国際電気の富山工場（富山県）で技術開発センターのゼネラル・マネジャーを勤める国井泰夫氏にとっては、サーマル・バジェットが主たるプロセス上の問題である。新しい化学薬品とプラズマ・プロセスを使えば解決できると、同氏は考えている。「技術ノードが130nmから 45nmへと進むにつれて、サーマル・バジェットは深刻な問題になる。加えて、CVDプロセスでは前駆体（プリカーサー）を替えることによって、サーマル・バジェットは節減できる。たとえば、SiN膜は SiH2Cl2 とNH3の前駆体を用いて700℃で堆積している。これをSiH2Cl2から BTBAS（ビス（3級ブチルアミノ）シラン）に替えればSiN膜を600℃かそれ以下の温度で堆積でき、サーマル・バジェットを大幅に減少できる。バッチALD（プラズマを使う原子層堆積技術）を用いてSiN膜を形成すれば、500℃以下に堆積温度を下げられる」（図2）と国井氏は言う。 レーザー・プロセス 　米バリアン セミコンダクター イクイップメント アソシエーツ社（VSEA）（マサチュー セッツ州グロウセスター）で戦略的応用およびプロセス開発担当ディレクターを務めるサンディープ・メタ氏はシリサイド化がRTPの最も一般的に広く使われる工程とみている。「過去の数世代のデバイスでは、RTPはソース／ドレインとその拡張部分のイオン打ち込み後の活性化に幅広く使われてきた」と彼は言う。「サーマル・バジェットの削減の要求により、従来の電気炉を用いたアニールをやめてRTPを用いるようになった。この傾向はさらに進み、急速昇温、急速降温を採用したスパイク・アニールを用いることにより、サーマル・バジェットはさらに低減する」（メタ氏）。 　ますます浅い接合へ移行する必要性から、従来のスパイク・アニールは過去の技術になってしまったような感じがする。数年前、レーザー・アニールは浅い接合形成の最適手法とみなされた。レーザー・アニールの利点は熱質量がゼロのプロセス、つまりフィラメントがなく、シリコンが溶解できるほど十分高い温度まで急速に上げることができ、活性化率を高められるという事実に由来している。 　しかし、大量生産の見地からは、生産プロセスに取り入れる上で重大な障害がある。技術的な観点からは、トランジスタ性能に影響を与えるリーク電流や残留欠陥の問題がある。この分野では、まだたくさんの仕事が進行中であるが、極めて浅い接合形成のためのレーザー・プロセスの採用は可能になったとはみなされてない。さらに、イオン打ち込み機の生産性を極限まで上げようとしている企業は多い。イオン打ち込み後の熱処理プロセスはこれらの生産性向上の要求と足並みをそろえなければならない。 　ダイナミックな表面アニールも試されている。これは、サブメルト・レーザー・プロセスで、シリコンの溶解点以下の温度で使う。次にアドバンスド・スパイク・アニールとなる。フラッシュ・アニールは、RTPスパイク・アニールの拡張版だが、これもオプションの 1つである。このプロセスで、ウエハーは中間的な温度（600〜800℃）に加熱され、次に非常に短いパルスを用いて強力な輻射光を照射し、ウエハー温度を所望のレベルへ上昇させる。ピーク温度に到達するとすぐに放射を中止する。 　「フラッシュ・プロセスの実現可能性を調査するために、かなりの活動が行われている。欠陥発生と適切なドーパント活性化が足りないことに関していまだに不満を述べる現場に何度も出くわした」とメタ氏は言う。「誰もレーザー・サーマル・プロセスを極めて浅い接合形成の生産に使うことに成功していない。フラッシュ・アニールについても 同様である。両分野で多くの研究が行われているにもかかわらずだ。今のところ、スパイクRTPプロセスが手持ちの手法のなかで唯一の解である」（メタ氏）。 　デバイス・メーカーは、要求されるトランジスタの性能を維持するための接合特性を構築するために、その先端の現場で代替技術を選択しなければならない。それは、デバイス構造、材料、ドーパント種いずれかの変更であるかもしれないし、あるいはこれらすべての変更かもしれない。

.. ウエハー・プロセスで温度の均一性を達成することの難しさ .. ローラ・マッケイブ 米ワトロウ社シングル・イタレーション／エンジニアリング・サービス部門 .. 　堆積装置のチャンバ設計者は、装置内部に温度勾配が意図しないのにできてしまい、正確な温度均一性に悪影響を及ぼすことをよく知っている。温度均一性はウエハー・プロセスには必須の特性だ。複雑な現象を単純化するために、制御用プラットフォームや加熱プレートの設計など1つのシステム要素だけに絞ってシステム全体の目標性能を上げようという試みがよくなされている。どのような要素であれ、システムをシミュレートできる有限要素法や流体力学モデルを使った計算が、ウエハー温度の均一性を厳密に制御するための万能薬とみなされてきたことが多い。経験豊かな分析技術者は、教科書にあるような仮定をベースに、Ansys（有限要素法）やCFD（コンピュータによる流体力学）のようなソフトウエアを使って加熱基板のような特定の部品上に要求される厳しい許容誤差を得ることができる。 　しかし、部品の誤差が極めて少なく等価的にウエハー・プロセス誤差も少ないということはめったにない。この結果、性能的に満足しないシステムが出来、プロセス歩留まりと再現性の低さに失望する。このプロセス性能とのギャップを埋めるために、従来の仮定に代わり、実際のチャンバ情報をモデルに組み込むことが不可欠になってきた。要求される重要な情報には、全チャンバ･システムが依存するいろいろな要素、すなわちヒーターやウエハー、チャンバ壁、支持台（ピン数や形状）、軸受け、リード口をはじめとする各種ポート、測定装置とその手法、チャンバの揺らぎ（外部の物理的要因や熱的な環境）、さらには流体の種類や流速などがある。この情報を使えば、分析技術者はさまざまな状態への影響をもっと正確に評価することができる。例えば、表面仕上げやエッジ・ロス、自由対流や輻射（チャンバが真空かどうかにもよるが）などの状態をある特定のチャンバについて評価できる。加熱基板や制御プラットフォームを設計してこれらの要素部品の最適化を図り、たとえ個々の部品の仕様とは逆になることがあってもシステム全体の仕様を達成することができる。 .

＊　＊　＊　＊ 表　記事中に登場する主な企業のURL 米アプライドマテリアルズ社 http://www.appliedmaterials.com 米ASM インターナショナル社 http://www.ASM.com 米アクセリス・テクノロジー社 http://www.axcelis.com 米国際セミコンダクター イクイップメント社 http://www.ksec.com 米マトソン・テクノロジー社 http://www.mattson.com 米TEL アメリカ社 http://www.TELusa.com 米バリアン セミコンダクター イクイップメント アソシエーツ社 http://www.VSEA.com 米ワトロウ社 http://www.watlow.com 上記の装置メーカーに直接コンタクトされる場合は、Semiconductor International誌で見た旨を先方にお伝えください

個人情報に関する方針 / 会社情報