米IBM社は2007年4月、3次元(3D)チップを実現する同社チップ積層技術について明らかにした。小型/高速/低消費電力なシステム向けに、異なるチップを相互かつより密接にパッケージングすることを可能にするもの。同社はこの技術を「スルーシリコンビア(TSV：Through-Silicon Vias)」と呼んでいる。

　IBM半導体R&D部門統括マネージャLisa Su氏は、「この画期的な技術は10年以上もの研究の成果であり、さまざまなアプリケーションにおいて『lab-fab』から3Dチップへの移行を可能にする」と説明した。

　同社によれば、「このSi貫通ビアを利用することによりり、今日の2D(平面)チップを接続する長い金属ワイヤーは不要となる。Siウェーハに対してエッチング処理を施し、メタル配線で垂直接続を行う。これによって、相互に複数のチップが積層され、チップ間で大量の情報をやりとりすることが可能になるという。

　同社によると、すでにSi貫通ビア技術を利用する製造ラインを用意しており、2007年後半にはこの技術を使用したチップの試作を行って、2008年に量産を開始する予定だという。

　Si貫通ビア技術は、まず無線LANおよび携帯電話アプリケーション用のパワーアンプ部で使用する無線通信チップ内に適用される。また、世界中の企業、政府機関が使用/研究されている高性能サーバー/スーパーコンピュータ内のチップを含めて、広範囲にわたるチップにこの技術を適用していくという。

(Electronic News)