News Center
富士通研究所と富士通、45nmLSI向け低消費電力・高性能化技術を開発
[issued: 2007.06.19]
図1 下層フルNCS構造の45nm多層配線
LSIでは、各種機器の多機能化に対応した高機能化や、マイクロプロセッサのマルチコア化対応など、これまで以上に高集積化の重要性が高くなってきている。こうした動向を踏まえ、45nm世代向けロジックテクノロジーは、集積度増大と速度性能向上に伴う消費電力の増大を抑制させる技術が重要となってきている。
LSIの集積度を上げるには、世代とともにトランジスタのゲート長の短縮や、配線間隔の微細化が必要になる。また、高速化には、LSI内に集積された何億個ものトランジスタを繋ぐ配線(図1)の遅延時間を短くすることが必要である。
トランジスタのゲート長が短くなると、スタンバイ時のリーク電流が増大し、消費電力が増大する。また、配線幅と配線間隔は45nm世代では共に最小で65nmになる。微細化による配線抵抗の増大に加え、これまでの層間絶縁膜では配線容量が増加し、配線遅延時間の増大につながるため、誘電率の低い材料が必要となる。
リーク電流を低減するにはソースおよびドレイン部を浅く形成することが有効(図2)だが、単純に浅くするとソースおよびドレイン部の抵抗が増大してトランジスタ性能が劣化する問題がある。そこで、富士通らは新たにミリ秒熱処理(MSA:Millisecond Annealing)技術を開発。従来の熱処理方法と比べて高温で処理することで抵抗を低減、かつ短時間の熱処理により浅いソース/ドレイン部を形成し、リーク電流を低減することに成功した。
また、層間絶縁膜には低誘電率(k=2.25)のNCS(Nano Clustering Silica)材料を採用、最小の配線間隔が適用される下層配線領域に導入した。NCSは、膜中に微小な空孔を持ち、低誘電率と高い機械的強度を有する。富士通は65nmからNCSを部分的に導入、45nmでは同一配線層間だけでなく異種配線層間にもNCSを適用し、さらなる配線容量の低減を実現した。
富士通では今後、2008年を目処に、同技術を採用した携帯機器向けLSIの実用化を目指す。
図2 浅いソース/ドレイン部を形成しリーク電流を低減(右)
TOP 10 ページ
- 2009年も半導体製造装置市場は縮小 前年比25%の減少へ
- 2008年1Q~3Qの半導体メーカーランキング、 QUALCOMMとBroadcomが躍進
- 半導体製造装置の2009年売上高は 「2004年以前の低水準」に
- ASML、ニコンから露光装置の次世代プラットフォームが出揃う 焦点はダブルパターニングへの対応と生産性の向上
- ポリシリコンの価格は2008年で頭打ちに、2009年以降は下落か
- 金融危機の影響で、2009年の 半導体市場は250億米ドル以上の損失か
- FormFactor、DRAM テスト能力を倍増する ウェーハプローブカードを発表
- マスクレベル測定技術の重要性: フラッシュメモリーのCD均一性に大きな影響
- NAND型フラッシュは2008年から2009年にかけて 「歴史的な下降局面」を迎えるとの見方
- パナソニック、三洋電機の買収へ向けた提携を発表
SI Japan テクニカルセミナー
最近のテクニカルセミナー情報
-
Semiconductor International日本版
第21回テクニカルセミナー
『太陽電池を輝かせる製造技術~究極のエコ技術の現在と未来~』
-
Semiconductor International日本版
第20回テクニカルセミナー
『MEMS ルネッサンス』
-
Semiconductor International日本版
第19回テクニカルセミナー
「32nmを描くリソグラフィの選択肢
?Double Patterningか?直描か?」
セミナー関連記事はこちらから -
Semiconductor International日本版
第18回テクニカルセミナー
「DRAM 1ドル時代の量産技術
?装置とプロセスをどう制御するのか??」
関連記事はこちらから
EVENTS
-
第1回アナログセミナー「アナログICを選ぶ、使う」
2008年 12月03日ー2007年12月03日
東京コンファレンスセンター・品川(東京・品川) -
航空宇宙産業技術展2008(AITEC 2008)
2008年 11月27日ー2007年11月29日
名古屋市国際展示場(ポートメッセ名古屋) -
計測展2008 OSAKA
2008年 11月26日ー2007年11月28日
大阪国際会議場(グランキューブ大阪)









