News Center
富士通研究所と富士通、45nmLSI向け低消費電力・高性能化技術を開発
[issued: 2007.06.19]
図1 下層フルNCS構造の45nm多層配線
LSIでは、各種機器の多機能化に対応した高機能化や、マイクロプロセッサのマルチコア化対応など、これまで以上に高集積化の重要性が高くなってきている。こうした動向を踏まえ、45nm世代向けロジックテクノロジーは、集積度増大と速度性能向上に伴う消費電力の増大を抑制させる技術が重要となってきている。
LSIの集積度を上げるには、世代とともにトランジスタのゲート長の短縮や、配線間隔の微細化が必要になる。また、高速化には、LSI内に集積された何億個ものトランジスタを繋ぐ配線(図1)の遅延時間を短くすることが必要である。
トランジスタのゲート長が短くなると、スタンバイ時のリーク電流が増大し、消費電力が増大する。また、配線幅と配線間隔は45nm世代では共に最小で65nmになる。微細化による配線抵抗の増大に加え、これまでの層間絶縁膜では配線容量が増加し、配線遅延時間の増大につながるため、誘電率の低い材料が必要となる。
リーク電流を低減するにはソースおよびドレイン部を浅く形成することが有効(図2)だが、単純に浅くするとソースおよびドレイン部の抵抗が増大してトランジスタ性能が劣化する問題がある。そこで、富士通らは新たにミリ秒熱処理(MSA:Millisecond Annealing)技術を開発。従来の熱処理方法と比べて高温で処理することで抵抗を低減、かつ短時間の熱処理により浅いソース/ドレイン部を形成し、リーク電流を低減することに成功した。
また、層間絶縁膜には低誘電率(k=2.25)のNCS(Nano Clustering Silica)材料を採用、最小の配線間隔が適用される下層配線領域に導入した。NCSは、膜中に微小な空孔を持ち、低誘電率と高い機械的強度を有する。富士通は65nmからNCSを部分的に導入、45nmでは同一配線層間だけでなく異種配線層間にもNCSを適用し、さらなる配線容量の低減を実現した。
富士通では今後、2008年を目処に、同技術を採用した携帯機器向けLSIの実用化を目指す。
図2 浅いソース/ドレイン部を形成しリーク電流を低減(右)
TOP 10 ページ
- 太陽光発電コスト、 削減のカギは工程の自動化にある
- 【EDN Blog, Suzanne Deffree】「ムーアの法則」の終わりが近づく?
- 設備投資の増加で、半導体製造装置業界の見通しが改善
- 薄膜太陽電池市場の行方はポリシリコンの価格に左右される
- SchiltronとEntrepixが提携、3Dフラッシュメモリー製造でCMPを活用
- NECエレが垂直磁化方式のMRAMを開発、微細プロセスに適したセル構造を実現
- TSMCが大きく順位を下げる、2009年1Q半導体上位20社に変動—IC Insightsの報告
- VLSI Research、半導体製造装置メーカーの顧客満足度ランキングを発表、VSEAがトップ
- 22nmプロセス実現への道程
- IMECがTSMCとの共同研究を強化、太陽電池メーカーらとも協業進める
SI Japan テクニカルセミナー
最近のテクニカルセミナー情報
-
Semiconductor International日本版
第21回テクニカルセミナー
『太陽電池を輝かせる製造技術~究極のエコ技術の現在と未来~』
-
Semiconductor International日本版
第20回テクニカルセミナー
『MEMS ルネッサンス』
-
Semiconductor International日本版
第19回テクニカルセミナー
「32nmを描くリソグラフィの選択肢
~Double Patterningか?直描か?」
セミナー関連記事はこちらから -
Semiconductor International日本版
第18回テクニカルセミナー
「DRAM 1ドル時代の量産技術
~装置とプロセスをどう制御するのか?~」
関連記事はこちらから









