東芝は、100Gビット級の大容量フラッシュメモリーに向けた要素技術として、10nm世代のプロセスまで対応可能な2重接合トンネル膜技術を開発したと発表した。

　同社が開発したのは、ゲート内に設けた窒化膜に電荷を蓄積し、記憶を保持するSONOS型素子構造の内、電荷の出し入れを制御するトンネル膜。粒径1.2nmのSi微小結晶を厚さ1nmの酸化膜で挟んだ2重接合構造を作りこむことで、ゲート電圧によって膜の抵抗が大きく変化することを利用、長時間記憶保持と高速書込消去の両立を実現した。2重接合トンネル膜は従来のSONOSデバイスのトンネル膜に比べて薄膜であるため、デバイスの微細化が可能になるという。

　窒化膜材料には従来のSi₃N₄よりもSi比率の高いSi₉N₁₀を採用、電荷の蓄積量を増大させた。また、チャネルの不純物濃度やデバイス構造全般について最適化を行ったことで、10年以上の性能保持を実現したという。

　同社は現在、将来の微細化技術として、3次元セル構造など様々な技術について検討しているが、今回開発した2重接合トンネル膜技術によって10nm台での動作を確認できたことは大きな進展であり、微細化の有力技術としてさらなる技術開発を進めるという。

　なお、同技術は、米国ワシントンD.Cで開催されたIEDM 2007にて発表された。