東芝は、43nmプロセスを用いて、1チップで16Gビットの大容量を実現するNAND型フラッシュメモリーを開発したと発表した。同社はすでに16Gビット品のサンプル出荷を開始、2007年3月にも四日市工場にて量産を開始するという。また、2008年第3四半期には、さらに容量が2倍の32Gビット品の量産を開始する予定という。

　43nmプロセスでは、高電圧印加時の誤書込みを防ぐため、メモリーセルの両端にダミーワード線を設けることが有効であるが、これはチップ面積増大につながってしまう。そこで、同社は並列メモリーセル数を従来の32セルの2倍にし、両端にダミーワード線を加えて66セルとした。これにより、メモリーセルの両側にあるセレクトゲートの数を削減して面積効率を向上させた。

　また、周辺回路において、高電圧スイッチを入れることで、コントロールゲートドライバを共有化、電源用配線をセルアレイ上に通すなどの設計の見直しにより、チップ面積を削減。微細化とこれら技術を併せることで、56nmプロセス世代の同容量製品に対してチップ面積を約30％削減、16Gビット品で約120mm²のチップサイズを実現したという。

　なお、今回の成果については、2月3日から米国サンフランシスコで開催された半導体国際学会ISSCC（国際固体素子回路学会）において発表された。